グラフェン使う2端子構造の新型メモリー素子、フラッシュの2倍超の高密度を目指す

　グラフェン（graphene）を使う2端子構造の新型メモリー素子によって、フラッシュ・メモリーに比べて少なくとも2倍の記録密度を実現する――そんな研究に米Rice Universityが取り組んでいる。

　グラフェンは、カーボン・ナノチューブと同様に、炭素原子が六角形のハニカム（蜂の巣）格子状に並んだ炭素材料の一種である。ただしグラフェンは炭素の単原子層によるシート状の材料であり、カーボン・ナノチューブのようにチューブ（円筒）状に形成する必要がなく、比較的容易に製造できる。すでに米IBM社などが、グラフェンを利用した超高速トランジスタの試作を進めている。これに対し今回、Rive UniversityのJames Tour教授率いる研究グループは、グラフェンによる2端子型のシンプルな構造のメモリー素子を世界で初めて発表した。

　Tour教授によれば、トランジスタのような3端子型の素子とは異なり、「開発したグラフェン・ベースのメモリー・セルは、2端子しかない。この2端子間に印加する電圧に応じて、メモリーにデータを書き込んだり読み出したり、消去したりできる」という。

　実験室では、3.5Vの電圧をかけるとグラフェン・シートの導電経路が断絶され、メモリーを消去できた。ただし3Vをかけると断絶部が修復され、グラフェン・シートの導電性が復元した。さらに、1Vを印加することで、メモリー・セルが「オン」状態にあるか「オフ」状態にあるかを外部回路から判別できることも確認した。

　この動作の正確な仕組みは、まだよく分かっていない。しかしTour教授は、消去電圧をかけると回路が機械的にオープン（開放）状態になり、書き込み電圧をかけるとこのオープン状態が修復されるのではないかと推測している。

　同グループが試作したメモリー素子は、炭素原子を薄膜状に堆積させたもので、厚みは原子5～10個分、ビット・セルの大きさは一辺がわずか5nmである。Tour教授によれば、グラフェン・シートには不連続性があっても構わないため、ビット・セルの寸法を決定する要因は、ほぼ電極をどの程度まで微細化できるかだけだという。さらにこのメモリー素子は、前述の通り2端子型のため、クロスバー・スイッチの間に挟み込むように配置することが可能であり、極めて高い密度を実現できる。

　Tour教授は、「われわれは、グラフェンの生成に化学気相堆積（CVD：Chemical Vapor Deposition）法を採用しているが、このメモリー素子では完全な単原子層を作製する必要はない。不連続性があっても問題にならないようだからである。従って、製造プロセスに求める精度は極めて低い」と述べている。

　グラフェン・メモリーのオン/オフ電流比は、既存の不揮発性メモリー素子が100：1や10：1といった値にとどまるのに対し、1万～100万：1と大幅に高い。これは、発熱につながるリーク電流が非常に低く、ビット・セルを高い密度で敷き詰められることを意味する。消費電力が低く、2端子型であることから、将来的には3次元構造のメモリー素子への応用も期待できる。

　Tour教授の研究グループは当初、超高密度の不揮発性メモリーの研究開発に向けて米航空宇宙局（NASA）から資金援助を受けていたが、現在はある半導体メーカーから支援を受けているという。ただしこの企業名は明らかにされていない。


【関連記事】
・ IBM社、「世界最速」のグラフェン・トランジスタを開発
・ 米大学、「グラフェン」を採用した高移動度トランジスタ開発で新知見

（R. Colin Johnson：EE Times、翻訳：滝本麻貴、編集：EE Times Japan）