ニュース
» 2008年07月10日 18時10分 UPDATE

メモリ/ストレージ技術 ReRAM:「メモリスタの実用化は2009年」、HP社が抵抗変化型RAMに適用へ

[R. Colin Johnson,EE Times]

 抵抗、コンデンサ、インダクタに続く「第4の受動素子」とされる「メモリスタ(memristor)」が、実用化に向けて着実に歩を進めている。2009年にも、新型のメモリー・チップに適用される見込みだ。

 メモリスタは、米University of California, Berkeleyの教授であるLeon Chua氏が1971年に発表した論文の中で、その存在を予見した回路素子である。それから37年を経た2008年4月、米Hewlett-Packard(HP)社の研究部門であるHP Labsが、実際に動作するメモリスタの製造に世界で初めて成功したと発表した。

 メモリスタは、電流が通過すると抵抗値が変化し、その状態を保持する素子である。HP Labsは今回、このメモリスタの特性を工業的に制御する手法を見出したことを明らかにした。この知見によって、同社が取り組むRRAM(Resistive RAM:抵抗変化型RAM)の商用化に向けた開発が加速され、2009年にも試作品が完成するとしている。

図 17個のメモリスタを並べて集積したチップを、原子間力顕微鏡で撮影したもの。各メモリスタの幅は50nm。出典:米HP Labs

 HP Labsでメモリスタの首席研究員を務めるDuncan Stewart氏によれば、「作製したメモリスタが、当社が理論的に予想していた通りに振る舞うことを実験によって証明した。さらに、メモリスタの素子構造を工学的に制御できることも確認済みだ。すなわち、メモリスタを集積した実際のチップをもう間もなく製造できるようになる」という。

 HP Labが開発したメモリスタは2つの端子を備えた半導体素子である。2層のTiO2(二酸化チタン)薄膜を2つの金属電極で挟み込んだクロスバー構造を採る。2層の二酸化チタン薄膜のうち、一方は酸素欠損によってドープされており、半導体として機能する。もう一方の層はドープされておらず、絶縁体として機能する。クロスバー構造において2つの電極の間の抵抗値をセンシングすれば、RRAMの「オン」状態と「オフ」状態を判別できる。

 2層の二酸化チタン薄膜の一方が絶縁体として機能している場合は、メモリー・スイッチとしては「オフ」状態になる。クロスバー構造の接合部分にバイアス電圧を印加すると、酸素欠損が二酸化チタン薄膜のドープ層から非ドープ層に向かってドリフトすることで導通し始めて、メモリー・スイッチが「オン」状態に遷移する。同様に、電流の方向を変えれば酸素欠損が再びドープ層に戻ってくるため、メモリー・スイッチは「オフ」状態に戻る仕組みである。

 メモリスタの最大の利点は、抵抗値の変化に不揮発性があり、反転したバイアス電圧が印加されるまでその状態を保持することだ。このため酸素欠損がドープ層に移動して戻れるのである。スイッチング時間は、現在のところ約50nsだという。

 「当研究所が開発したメモリスタのように抵抗値がスイッチング特性を示す材料への取り組みは、かなり長い歴史がある。ただし、こうした材料がスイッチング特性を示す理由については、さまざまな解釈が存在していた。当社は、このメカニズムを解明した。酸素欠損が、金属と酸化物の界面特性を変化させているのだ」(Stewart氏)。

 ただし、酸素欠損が二酸化チタンの抵抗値を変化させるということが分かっただけでは、この材料を工業的に活用するには不十分である。そこでHP Labは、この材料の特性を把握するために詳細な測定を実施した。同研究所は当初、酸素欠損が二酸化チタンのバルク特性に影響しているのではないかと考えていたという。ただし今では、二酸化チタンのバルク特性ではなく、二酸化チタンと金属電極の界面におけるナノスケールの変化がメモリスタの抵抗値の変化に影響していると主張している。

 「当研究所は、酸素欠損が二酸化チタンの界面の電位障壁を変化させていることを、実験によって確かめた」(同氏)という。HP Labはさらに、このメモリスタ材料は、二酸化チタンのバルク特性を変化させることではなく、金属と半導体の界面の電位障壁であるショットキ障壁を低下させることで機能していると主張する。

 同研究所は、チップ上にメモリスタの試作素子を垂直ではなく水平に配置することで、メモリスタを構成する各層の界面の詳細な特性を把握する手法を考案した。HP Labsの研究者であるJianhua (Josh) Yang氏によれば、「単結晶の二酸化チタンを使って、メモリスタを垂直方向の素子ではなく、水平方向の素子として作製した。こうすれば、2つの界面を個別にテストでき、どちらがメモリスタの振る舞いに寄与しているかを見極められる」という。

 同研究所は、メモリスタの振る舞いを完全に把握するために、構造が異なる複数の水平方向素子を作製した。水平方向の素子によって、各層の電気的な挙動を異なる順番で測定できた。この結果、メモリスタに基づくCMOS半導体の実現につながる知見を蓄えられたという。「すでに、思った通りの挙動を示す素子を作製する手法を見出した」とYang氏は言う。「例えば、正の電圧でメモリスタをオフしたい場合は、酸素欠損がある二酸化チタン薄膜を上部層に作製すればよい。反対に正の電圧でメモリスタをオンしたい場合は、これを下部層に作製するといった具合だ」(同氏)。

 現在HP Labsは、回路として動作し特定の機能を実現する最初の試作チップに取り組んでおり、2009年の完成を目指しているという。「工業的な制御によって、特定の電気的特性を備えた素子を作製できるようになった。この工業的な制御がなければ、大規模な集積回路は実現できない」(Yang氏)。

 開発する試作チップは、RRAMに向けたものである。「現在、実際の回路を作製しているところだ。すなわちメモリスタのターゲット市場として短期的には、大きな可能性を秘めた不揮発性RAM市場を狙う」(Stewart氏)という。このほか同社は、抵抗値が高い精度で変化するというメモリスタの特徴をアナログ回路にも応用する考えだ。さらに、抵抗値をチューニング可能なメモリスタ素子を大量に並べたアレイは、脳のような学習機能を実現する可能性があると主張する。メモリスタに電流が流れるとその抵抗値が低下するように、脳ではシナプスに電流が流れるとその働きが強くなるという現象が起きている。こうしたニューラル・ネットワークは、必要に応じて電流をどちらの方向にも流せるようにすることで、順応を学習することが可能だ。

 「メモリスタの短期的な目標はRRAMへの適用だが、長期的に見れば第2の狙いは、学習機能を備えた適応制御回路を作製して、コンピューティングを変革することだ」とStewart氏は述べる。「電子的なシナプスを使ったアナログ回路の実現には、最低でもあと5年の研究が必要である」(同氏)。

 同研究所は、最初のアナログ向けメモリスタの試作品までに5年かかると予測している。商用利用までには10年程度を要するという。

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.