特集
» 2010年09月08日 00時00分 UPDATE

電源設計 DC-DCコンバーター:先端FPGA用POL電源設計の勘所、DC-DCモジュールの活用法を紹介(前編) (1/2)

FPGAは用途が広く、構成を柔軟に設定できるため、設計者にとって魅力的なデバイスだろう。ただ、FPGAの内部構成や外部インターフェイスの設計手法が複雑なため、設計者は設計のトレーニングを積むことはもちろん、リファレンスデザインの評価や設計シミュレーション、検証といった作業に携わる必要がある。

[Alan Chern, Afshin Odabaee, Shuichi Harada,リニアテクノロジー]

 FPGAは用途が広く、構成を柔軟に設定できるため、設計者にとって魅力的なデバイスだろう。ただ、FPGAの内部構成や外部インターフェイスの設計手法が複雑なため、設計者は設計のトレーニングを積むことはもちろん、リファレンスデザインの評価や設計シミュレーション、検証といった作業に携わる必要がある。FPGAベンダーは、ハードウエアとファームウエアそれぞれの側面から、設計者をきめ細かく支援している。

 FPGAをうまく活用するには、コア部やインターフェイス部、メモリやクロックに安定した電力を供給するDC-DCコンバータ回路に気を配ることも重要だ。安定した電力を供給するには、アナログ分野の複雑さがあり、新たな解決法が求められている。

 例えば、最近のFPGAと周辺部品には、異なる電圧値の電源(電圧レール)が複数が使われている。わずかなスペースで効率よく各電圧レールに給電するには、平均すると10個程度の部品を含むDC-DCコンバータ回路が必要になる。ここでいう部品とは、インダクタやMOS FET、コンデンサ、DC-DCコンバータ制御ICなど。6系統の電圧レールが必要なFPGAの場合、部品点数は合計で60個にもなる。数多くの部品のほかにも、部品の実装コストや信頼性の確保、複雑になる回路基板の設計など、隠れたコストがあることも忘れてはいけない。

 最先端のFPGAの能力を引き出すには、今までにも増して、DC-DCコンバータ回路の性能を引き上げる必要がある。DC-DCコンバータ回路を設計するときに気を配るべきポイントを紹介しよう。

表1 表1 DC-DCコンバータの設計時に気を配るべきポイントの例

 具体的には、複数の電圧レールの管理や、プリント基板の配線抵抗に起因した電圧降下、DC-DCコンバータ回路のスイッチング動作によるリップル雑音、最終製品の品質評価時の微調整などだ(表1)。

複数の電圧レールを管理

 まず、DC-DCコンバータ回路を設計するときに気を配るべきポイントには、複数の電圧レールの管理がある。

 これまでのFPGAは2系統または3系統の電圧レールが使われていた。これに対して、最近のハイエンドのマルチコア対応のFPGAの中には、7系統もの電圧レールが必要な品種もある。これまで一般的だった3.3Vに加え、最近使われている2.8Vのほか、1.0V以下の電圧レールが混在している。しかも、安定した電圧供給が必要なデバイスはFPGAだけではない。メモリやネットワークプロセッサ、グラフィックスプロセッサ、D-Aコンバータ、A-Dコンバータ、さらには無線関連のICなど、さまざまなデバイスに必要な電圧レールも混在している。

 複数の電圧レールがお互いに競合しないようにデバイスを起動し動作させるには、シーケンス制御やトラッキング機能を備えたDC-DCコンバータ回路が必要となる。つまり、各DC-DCコンバータ回路は、ほかのDC-DCコンバータ回路の出力電圧にトラッキングできなければならない。

 幸いなことに、現在のFPGAは複数の電圧レール間のシーケンス制御は不要である。ただし、電圧レールの立ち上がりが早すぎたり遅すぎたりすると生じてしまう「ラッチオフ」を防ぐには、機器内部の異なったいくつかの電圧レールのシーケンシャルなランプアップまたはランプダウンが今でも必要だ。

 これまでは、電圧レールのトラッキングとシーケンス制御は、電力管理(パワーマネジメント)ICが担当していた。しかし、複数のDC-DCコンバータを機器内の別々の場所に配置するときは、シーケンス制御とトラッキング機能の双方をDC-DCコンバータ回路に組み込む必要がある。

基板の配線抵抗の電圧降下に配慮

 次に、プリント基板の配線抵抗に起因した電圧降下に配慮した設計が必要だ。

 FPGAを使った機器では多くの場合、高速に動作する入出力インターフェイス部が電力の大半を消費する。インターフェイス部の電源電圧が1.8Vや2.5Vのとき、数10Aの負荷電流が流れるのは、珍しいことではない。ハイエンドのシステムになると、合計で40Aから80Aもの負荷電流に耐える入出力インターフェイス部を設計しなければならない。

 大電流を扱うときに気を付けるべきは、プリント基板の配線による電圧降下である。プリント基板の設計によっては、DC-DCコンバータと負荷(例えば、FPGA)を離して配置するかもしれない。このようなとき、DC-DCコンバータの出力位置と負荷までの配線距離が長くなってしまう。この長い配線が電圧誤差の原因となる。すなわち、大きな負荷電流によって、プリント基板の配線抵抗が原因の電圧降下が生じてしまうのである。

 配線による電圧降下は、電源電圧が低下し、負荷電流が増大している現在の状況では、ますます悩ましい問題である。例えば、3.3Vの電圧レールに対して200mVの電圧降下は6%の誤差となる。これに比べて、1.2Vの電圧レールに対しては17%もの誤差になってしまう。仮に、電圧レールの1.2Vを供給するように、DC-DCコンバータ回路の出力を設定したとしても、負荷には1.0Vしか供給されない。

 最近の90nm〜60nmの製造技術では、FPGAのしきい値電圧Vtと性能は、電圧レールの精度に依存する。上記の17%もの電圧誤差が原因で、性能は簡単に低下してしまうことがある。例えば、Vtに100mVの差があると、リーク電流が10倍以上も変化する。

 理想的とされるDC-DCコンバータ回路は、全温度範囲(−40℃〜85℃)で負荷端での電圧精度を±1.5%よりも良くすることが求められる。この電圧精度は、デジタルICの電圧レールが3.3Vのときは重要ではないかもしれない。電圧レールが3.3Vのとき、±0.5Vの変動幅まで許容できるからだ。しかし、90nmまたは65nmの製造技術を採用したデバイスでは、電圧レールが1.8Vや1.0V、0.9Vにまで下がる。このときには、より高い電圧精度が必要になる。

 確かに、一般的なDC-DCコンバータ回路の出力電圧の精度は高く、安定している。しかし、その恩恵を受けられるのは負荷がDC-DCコンバータ回路の出力に非常に近いときだけだ。配線による電圧降下は補償しないため、誤差補正はリモートセンスアンプの助けを借りなければならない。厳密な安定化は、負荷の差動リモート検出を使えば可能になるものの、高精度オペアンプと精密な抵抗が必要になる。

 設計者がDC-DCコンバータ回路の出力電圧を設定した後は、差動リモート検出機能が広い負荷範囲にわたって、プリント基板の配線抵抗による電圧降下を補償することになり、負荷に実際に供給する電圧を自動的に調整する。この結果、システムが待機モードであろうと、配線による電圧降下が最大になるときだろうと、正確に供給電圧を安定化できる。

       1|2 次のページへ

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.