先端FPGA用POL電源設計の勘所、DC-DCモジュールの活用法を紹介（前編）：電源設計　DC-DCコンバーター（2/2 ページ）

スイッチングによるリップル雑音を抑制

　DC-DCコンバータ回路のスイッチング動作による雑音にも考慮する必要がある。

　据え置き型の用途では、電圧レールが下がり、要求される負荷電流値が増えていることを背景に、DC-DCコンバータを選択するときの変換効率と放熱性の重要度が増している。携帯型機器の用途では、負荷電流は小さいとはいえ、依然として動作時と待機時それぞれの変換効率は、電池の稼働時間と機器の熱管理の観点から重要な要素である。

　スイッチング動作によって電圧を変換するDC-DCコンバータは、携帯型機器の用途と据え置き型機器の用途のどちらに対しても、特に高い出力電力のときリニアレギュレータに比べて変換効率が高い。

　例えば、DC-DCコンバータは、3.3Vの入力電圧から1.2Vで5Aの出力を、90％の変換効率で生成する。これに対して、同条件のときのリニアレギュレータの変換効率は36％と低い。DC-DCコンバータの消費電力が0.7Wであるのに対して、リニアレギュレータの消費電力は10.5Wだ。

　DC-DCコンバータは、リニアレギュレータに比べて高出力のときに変換効率が高いという特長があるが、欠点もある。スイッチング動作によって、スイッチング雑音とリップル雑音が生じてしまうのだ。やっかいなことに、最近のFPGAは電圧レールが低く、高速入出力インターフェイス信号のアイパターンの上下幅がせまいので、電源に含まれる雑音に対する許容度が減少している。

　リップル雑音は、DC-DCコンバータ回路に入力コンデンサと出力コンデンサを追加することで、減衰できる。これに対して、スイッチング雑音を減衰させるのは、リップル雑音の場合に比べると困難だ。1つの手法として、DC-DCコンバータの動作周波数を、外部クロックに同期させて、システム内部の雑音に敏感な回路部との干渉を最小限に抑えるというものがある。複数のDC-DCコンバータ回路を、ほかの回路に影響を与えない特定のクロック周波数に同期させると、特に効果的だ。

　上記の改善方法は、スイッチング動作のPOL（Point of Load）電源からの雑音を下げるのに寄与する。ただ、DC-DCコンバータ回路のアーキテクチャ、機能、配線レイアウトを最初から適切に設計していれば、雑音の問題を大きく緩和できる。DC-DCコンバータ回路をあらかじめ最適に設計することで、コンデンサやフィルタ、EMI（放射電磁雑音）対策用シールドへの依存を最小に抑えられるのである。

マージニング機能で製造歩留まりを高める

　最後に、マージニング機能も重要だ。FPGAや外付け半導体製品の性能は、研究開発部門で個別に試験したときと、最終製品に組み込んだ状態を比較すると異なる場合がある。はんだの種類や使用環境の温度、プリント基板の配線レイアウト、配線のインピーダンス、組み立て工程の有無といった要因は、各半導体部品の性能に影響を与えるからだ。

　例えば、FPGAのコア部に想定外の低い電圧が加わると、処理速度が低下したり、システムの計算能力が低下したりする。場合によっては、品質管理の担当者が想定した性能が得られないシステムを排除する必要があるだろう。

　製品認証時や組み立て時にシステムの性能を評価するときには、DC-DCコンバータ回路の出力電圧を上げ下げする機能が必要になる。この機能は、マージニングと呼ばれるものだ。前出の例では、FPGAのコア電圧を上げて、FPGAの動作周波数が望みのレベルに達するようにできる。また、マージニング機能は、システムの製造者が製造段階の歩留まりを上げるのに役立つ。

→FPGA用POL電源の設計例を紹介した「後編」に続く。