コラム
» 2012年02月24日 07時31分 UPDATE

ISSCC 2012:東芝とSanDiskが128GビットNANDフラッシュを開発、サイズは1セントコイン以下

東芝とSanDiskは、容量が128GビットのNANDフラッシュメモリチップを開発した。3ビット/セル技術と19nmプロセスを用いて製造しており、チップサイズは1セントコインよりも小さい。

[EE Times Japan]

 東芝とSanDiskは、1個のメモリセルに3ビットのデータを記憶できる3ビット/セル技術と19nmプロセスを用いて、容量が128GビットのNANDフラッシュメモリチップを共同で開発し、その技術的な詳細を半導体集積回路技術の国際会議「ISSCC(International Solid-State Circuits Conference)2012」(2012年2月19〜23日、米国カリフォルニア州サンフランシスコ)において発表した。チップの面積は170.6mm2。すなわち容量密度は0.75Gビット/mm2である。この技術は既に量産品に適用されており、2012年2月から製品出荷を始めている。

 今回開発したNANDフラッシュメモリチップは、64Gビットの容量を持つ2つのプレーンで構成されている。各プレーンは、両サイドに行デコーダ回路を集積している。プレーンの下側には、SanDisk独自のメモリアレイ構成「ABL(All Bit Line)」に対応したセンスアンプ回路が組み込まれている。従来はプレーンの両側に分けて配置していたセンスアンプ回路を片側にまとめたことや、チャージポンプ回路を見直したことにより、メモリセル以外の周辺回路の面積を約20%削減した。

128GビットのNANDフラッシュメモリチップの写真 チップの回路構成 左側は、容量128GビットのNANDフラッシュメモリのチップ写真。右側の図は、同チップの回路構成である。出典:東芝とSanDiskの共同発表資料

 また、独自開発の高速書き込みアルゴリズムとメモリセル間の干渉を抑えるエアギャップ構造を採用することで、18Mバイト/秒と高いデータ書き込み速度を実現した。これは、3ビット/セル技術を適用したNANDフラッシュメモリチップとして最も高い書き込み速度だという。なお、この高速書き込みアルゴリズムとは、3段階に分けて行うメモリセルへのデータ書き込みについて、2段階目で全てのビットを大まかに書き終えた後、3段階目で微修正するというものだ。これにより、微細化によって増大する浮遊ゲート間の干渉による影響を約5%に抑えることができる。さらに、QDBM(Quad-Data-Bus Multiplex)と呼ぶデータ転送アーキテクチャによって、トグルモードでのデータ転送速度で400Mビット/秒を達成した。

 この他、高速書き込み時に起こる温度上昇による影響を抑えるために、デジタル温度センサーと温度補償回路をチップ内に搭載している。

 その他の主な仕様は以下の通り。ページサイズは16Kバイトで、ECC(エラー符号訂正)に対応した。電源電圧は2.7〜3.6V(入出力電圧は1.8V)である。

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.