調査リポート
» 2012年04月12日 12時33分 UPDATE

製品解剖 プロセッサ/マイコン:Intelの新型CPU「Ivy Bridge」を早速解剖、3DトランジスタのTEM画像公開

UBM TechInsightsは、まだ公式発売前のIntelの「Ivy Bridge」を入手し、分析に着手した。Ivy Bridgeは、Intelが22nmプロセスで3次元構造のトランジスタを使って製造する新型プロセッサである。今回は初期の分析結果の一部として、チップ写真と断面画像が公開された。

[Rick Merritt,EE Times]

 Intelが最先端の半導体プロセス技術で製造する新型CPU「Ivy Bridge」が早速、解剖された。Ivy Bridgeは、Intelが22nm世代のプロセス技術を初めて適用するチップで、3次元ゲート(Tri-Gate)構造のトランジスタ技術を採用する。このチップの分析を手掛けたのは米EE Times誌と同じくUnited Business Mediaの傘下にある技術情報サービス企業のUBM TechInsightsである。同社は今回、初期の分析結果の一部として、透過型電子顕微鏡(TEM)によるIvy Bridgeの断面画像と、ダイ(ベアチップ)の写真を公表した。

TEM画像 Ivy Bridgeの断面画像 透過型電子顕微鏡(TEM)による断面画像である。3次元構造のトランジスタ素子が確認できる。出典:UBM TechInsights

 Ivy Bridgeは、Intelがまだ公式には発売していないチップだ。一部のWebメディアは、Intelが早ければ4月29日にもIvy Bridgeを公式に発売するという見方を示している。ただ、7月まで発売がずれ込むと伝えるリポートもある。Intelの広報担当者は、Ivy Bridgeの公式発売は「もうすぐだ」と述べ、「2011年の終盤から量産を続けている」と付け加えた。

 UBM TechInsightsが入手したIvy Bridgeは、マレーシアでパッケージングされたもので、「3.3GHz Core i5-3550」とマーキングされている。同社が測定したところ、このチップのダイサイズ(ベアチップの面積)は170mm2だった。Intelの既存CPU「Sandy Bridge」で208mm2の「Core i7 2600K」に比べると小型化している。

 UBM TechInsightsはこの初期の分析で、Ivy Bridgeに集積されたSRAMアレイのゲートピッチが90nmであることを確認した。また同社は、ロジック回路部のゲート長が22nmであることも確かめたという。

 現代の半導体業界では一般に、あるプロセス世代を厳密に命名するのは簡単ではない。専門家も、それは「アートとサイエンスの両方にまたがる問題だ」と指摘する。Intelの社内でさえ、あるチップのプロセス世代を命名する際には、さまざまなゲート長のうちいずれを使うかで議論が起きる。

 半導体業界の関係者の多くは、次世代の主流となるプロセス世代は28nmだとしてきた。FPGAの大手ベンダーであるAlteraとXilinxは既に28nm世代のFPGAを製造しているし、AMDとQualcommも28nmのチップを製造中だ。各社ともに、GLOBALFOUNDRIESやTSMCといった半導体ファウンドリ企業のプロセスを利用する。

 これらに対し、Intelの22nm技術は、「FinFET」とも呼ばれる3次元構造のトランジスタを採用している点で独自性がある。この3次元トランジスタによって、最先端のチップにおける最大の課題ともいえる、リーク電流に起因した消費電力を低減できると期待されている。他のチップメーカーは、同様の技術を20nm以降のプロセス世代で導入していくとしている。

Ivy Bridgeのダイ写真 Ivy Bridgeのダイ写真 ダイサイズは170mm2である。出典:UBM TechInsights
Sandy Bridgeのダイ写真 Sandy Bridgeのダイ写真 Sandy Bridgeの「Core i7 2600K」である。ダイサイズは208mm2と比較的大きい。出典:UBM TechInsights

 UBM TechInsightsは今後、このIvy Bridgeを走査透過電子顕微鏡(STEM:Scanning and Transmission Electron Microscopy)や広がり抵抗測定(SRP:Spreading Resistance Profiling)、X線技術を使ってさらに詳しく解析し、結果を2本のリポートにまとめて発行する予定だ。

 1本目は5月上旬に用意できる見込みで、プロセス技術や、内蔵メモリ、ロジックセル、I/O用トランジスタを取り上げ、チップの高解像度の画像も提供する。2本目は5月半ばに発行する予定で、トランジスタの特性について詳しく分析するという。このチップに使われているn型/p型MOSトランジスタの電気的なDC特性の他、ゲートリーク電流およびチャネルリーク電流のデータや、3つの異なる温度で測定した性能ベンチマークの結果も記載する。

【翻訳/編集:EE Times Japan】

「EE Times Japan「製品解剖」」バックナンバー

原文へのリンク

Copyright© 2014 ITmedia, Inc. All Rights Reserved.

All material on this site Copyright © 2005 - 2013 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.