ニュース
» 2012年06月12日 13時03分 UPDATE

プロセス技術 不揮発ロジック:もうコンセプトだけとは言わせない! 待機電力ゼロの不揮発システムLSIへ前進

東北大学とNECの研究グループは、スピントロニクス回路を採用した待機電力ゼロの不揮発システムLSIの開発を進めてきた。今回、「不揮発、高性能」、「高集積、低電圧動作」、「高信頼性、高耐久性」という技術要件を満たすべく、5つの要素技術を開発した。

[前川慎光,EE Times Japan]

 東北大学とNECの研究グループは、使用していないときの消費電力を完全にゼロにできる「待機電力ゼロの不揮発システムLSI」の実用化に大きく貢献する5つの新技術を開発したと発表した*1)

 ロジックやアナログ、メモリが混載されたシステムLSIは、デジタルAVやモバイル、PC、サーバといったさまざまな機器において、処理の中心的な役割を担う半導体部品である。同研究グループではこれまでも、「スピントロニクス(磁性素子)」を採用した不揮発ロジックの研究開発を進めており、2011年6月には「システムLSIと呼べる形で、スピントロニクスを使った不揮発ロジックの動作を実証した」という研究成果を発表していた(関連記事目指すは待機電力ゼロの夢のLSI、東北大が磁性素子利用の不揮発ロジックを実証)。

 今回の研究成果の意義は、「スピントロニクス回路を採用しつつ、高集積、高速、高信頼という、不揮発システムLSIを実用化する上で欠かせない対策を、多面的に進めたことだ」(東北大学 省エネルギー・スピントロニクス集積化システムセンターのセンター長を務める大野英男氏)という。実際に、開発した幾つかの回路を300mmウエハーに実装し、評価を進めた。

図 スピントロニクス技術を使った不揮発システムLSIの要素回路を試作した300mmウェハー
sm_201206tohoku-3.jpgsm_201206tohoku-2.jpg 東北大学 省エネルギー・スピントロニクス集積化システムセンターのセンター長を務める大野英男氏(左)と、同研究センターの副センター長を務める遠藤哲郎氏(右)。

高集積、高速、高信頼へ――

 東北大学の大野氏によれば、不揮発システムLSIには「不揮発、高性能」、「高集積、低電圧動作」、「高信頼性、高耐久性」という3つの技術要件がある。今回の新技術群は、この3つの技術要件を満たすことを目的に開発された。具体的には、以下の5つの研究成果である(クリックで、東北大学のニュースリリースにリンクします)。

  1. 待機電力ゼロのロジック混載用高速高集積不揮発メモリを開発
  2. スピントロニクス技術を用いた3次元積層型スピンプロセッサを開発
  3. スピントロニクス技術を用いた世界最小の待機電力ゼロ、汎用検索集積回路(TCAM)の実証
  4. 3端子型スピントロニクス素子の高信頼性の実証
  5. スピントロニクス論路集積回路の信頼性を向上する技術を開発
sm_201206tohoku-7.jpgsm_201206tohoku-6.jpg 左は、不揮発システムLSIに求められる技術要件をまとめたもの。右は、今回開発した不揮発システムLSI向け要素技術群の概要。

 この中で比較的実用化に近いのが、(1)の「待機電力ゼロのロジック混載用高速高集積不揮発メモリを開発」だ。「スマートフォンやモバイル機器向けのシステムLSIを対象に、実用化を狙えるところまで研究は進んでいる。システムLSIのL3キャッシュメモリに匹敵する性能を達成した。もう、“コンセプト止まり”という段階ではない」(東北大学 省エネルギー・スピントロニクス集積化システムセンターの副センター長を務める遠藤哲郎氏)という。

 具体的には、4つのトランジスタと2つのスピン注入磁化反転型磁気トンネル接続(MTJ)素子で構成したSRAM互換の高速メモリセルを試作した。容量は1Mビットである。その上で、32ビット単位の細粒度パワーゲーティング動作を実装することで、待機電力のゼロ化とロジック混載メモリに要求される高速アクセスを両立させた。

sm_201206tohoku-5.jpgsm_201206tohoku-4.jpg 左は、開発したロジック混載用高速不揮発メモリの動作イメージ。待機時には全メモリセルの電源をオフにし、32ビットの細粒度パワーゲーティングを採用することでアクセス時にも対象セルのみに電力を供給する仕組みだ。右は、2011年の研究成果と今年(2012年)の研究成果の意義をまとめた資料。

 アクセス時にもアクセス対象のメモリセルのみに電力を供給し、その他の99.9%のメモリセルは待機セルとして電力を供給しない。モードの切り替えに要する時間は、アクセス状態から待機状態に移るときに0.2ns、待機状態からアクセス状態に移るときに1.0nsである。今後、ハイエンドサーバ向けのシステムLSIへの搭載を狙い、L1キャッシュメモリとL2キャッシュメモリの性能をターゲットにした研究を進めるという。

*1)各研究成果は、2012年6月12〜15日に米国ハワイで開催される「2012 Symposia on VLSI Technology and Circuits」で発表する。

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.