7nmプロセス以降は不透明、開発には企業間の連携が不可欠に：プロセス技術

　Intelの部品研究部門でディレクタを務めるMike Mayberry氏は、長年、半導体開発を注視してきた。同氏は、7nmノードよりも先は「先行きが不透明」だと考えている。

　Mayberry氏は、2013年5月22〜23日にベルギーのブリュッセルで開催された「IMEC Technology Forum」での基調講演で、「これまで半導体業界を支えてきた前競争的（競争になる前の段階）な共同研究の方法を変革し、研究を開かれたものにしなければならない」と語った。

　ベルギーの研究機関であるIMECは、全ての主要な半導体企業と協力関係にある。2日間の年次フォーラムは、世界中のエンジニアリング部門のマネジャーや重役が一堂に会する機会となっている。

　Mayberry氏は、「10nmまでのCMOSプロセスは、事実上開発できていると言ってよい」と述べた。Intelは現在、10nmプロセスを開発中で、2015年に同プロセスの適用を始める見込みだ。Mayberry氏は、彼の仕事の成功が「Intelが2年単位でトランジスタの集積密度と性能を倍増できるかどうかにかかっている」としているが、半導体プロセス技術の先行きは不明瞭である。

　SiGe（シリコンゲルマニウム）やIII-V族半導体材料をトランジスタのチャネルに用いたり、FinFETからGAA（Gate-all-around） FETに移行したりするなど、Siを使い続けるアイデアは多数存在する。だが、膨大なコストを投じて全てに取り組んだところで、次はどこへ向かえばいいのか――。Mayberry氏は聴衆にそう問いかけた。

　当然ながら、Intelはこの課題に積極的に取り組んでいて、数年前には社内でナノエレクトロニクスの研究戦略を立ち上げた。この戦略を展開する中で20個ほどのアイデアが生まれたが、いくつかのアイデアを並行して試していく必要がありそうだ。基礎研究レベルのアイデアが実用化し、成熟した形になるまでは、10年以上かかることが見込まれるからだ。また、「他企業の協力も欠かせない」とMayberry氏は述べている。

　「トランジスタの技術は昔よりも選択肢は多い。選択肢が多いというのは、メリットもあればデメリットもある。“3D構造のトランジスタ”が合言葉となりつつある今、企業間で連携し、もっと開けた研究開発を行うことも重要だ」（Mayberry氏）。

【翻訳：平塚弥生、編集：EE Times Japan】