ニュース
» 2013年06月14日 14時40分 UPDATE

プロセス技術:富士通研、CPU間クロック伝送回路の電力を75%削減する技術を開発

富士通研究所とFujitsu Laboratories of Americaは2013年6月14日、CPU間の高速データ通信回路の低電力化を実現するクロック伝送技術を開発したと発表した。サーバなどに搭載されるCPU間のクロック伝送回路の消費電力を75%削減できるという。

[EE Times Japan]
120_tt130614FujitsuLab.jpg

 データセンターなどに使用されるサーバは、CPUを多数接続するシステム構成となり、CPU間でやり取りするデータ量は増大している。同時に、CPU間のデータ通信速度も数Gビット/秒から数十Gビット/秒へと高速化が進み、CPU間の送受信回路の消費電力は増大傾向にある。

 CPUなどのチップ間データ通信の高速化に伴い消費電力が増大する要因の1つが、クロック伝送回路である。クロック伝送回路は、クロック生成回路で生成したクロック信号を減衰させずに、各送受信回路まで伝送するために比較的大きな振幅が必要な上、多段で構成される信号のため、多くの電力を消費する。そのため、送受信回路全体の消費電力に占めるクロック伝送回路の消費電力の割合は大きくなっている。

tt130614FujitsuLab01.jpg 従来の送受信回路のクロック伝送方式 出典:富士通研究所

 富士通研究所とFujitsu Laboratories of Americaの2社は、各送受信回路に小型の発振回路を搭載し、各発振器を同期させることで、送受信回路の低電力化を実現する新たなクロック伝送方式を開発した。

tt130614FujitsuLab02.jpg 開発した新たなクロック伝送方式 出典:富士通研究所

 開発したクロック伝送方式は、各送受信回路に搭載する全ての発振器が、出力(動作基準クロック)を、クロック生成回路の出力に同期させて伝送するもの。各発振器の同期化制御は、隣接した発振器出力の振幅差に比例した小振幅な信号を各発振器にフィードバックして行う。フィードバックは、振幅差がゼロになるよう働くため、最終的には振幅差はゼロになり、各発振器の出力クロックの周波数と位相が一致する。また、全ての発振器は隣接した発振器と接続され、そのうち1つの発振器がクロック生成回路に接続されているため、全ての発振器がクロック生成出力に同期するように動作するという仕組みだ。各発振器間で伝送する信号は、従来のクロック伝送回路で伝送した信号よりも小振幅な信号となるため、新伝送方式により低電力化が可能になる。

tt130614FujitsuLab03.jpg 各発振器の同期化の仕組み 出典:富士通研究所

 富士通研究所などでは、「開発した技術により、16GHzのクロック伝送回路の消費電力を75%削減し、送受信回路全体の消費電力を2割削減することに成功した。開発した技術は、サーバを構成するボード間のバックプレーンインタフェースなどに適用していく」としている。

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.