特集
» 2014年09月22日 15時30分 UPDATE

プロセス技術:ムーアの法則はまだ終わらない、存続の鍵はGaAs材料 (2/2)

[R Colin Johnson,EE Times]
前のページへ 1|2       

理論上は4万2/V・sの電子移動度に?

 POET TechnologiesでCTO(最高技術責任者)を務めるSimone氏は、EE Timesの取材に対し、「PETと呼ばれる当社のプラナー型エレクトロニクス技術は、集積可能な相補的インプレーン光学/電気デバイス技術を適用してCMOSを実現することで、n型MOS(NMOS)のような回路構造をベースにした従来のGaAs技術から大きく進歩した」と述べている。

 POETのトランジスタチャネルはInGaAsで形成され、ガリウムをゼロに減らす(純粋なバルクInAsにする)ことで、理論的には4万2/V・sの電子移動度を実現できるという。ただし、POET Technologiesによると、ガリウムを可能な限りゼロに近づけてはいるが、ゼロにするのは不可能だという。同社は、「これまでのところ、インジウム53%のチャネルを実現した。最終的には、インジウムを80%にすることも可能だ」と述べている。

mm140922_moore2.jpg POET TechnologiesのGaAs基板は、トランジスタと光インターコネクトを同一チップ上に集積することができる 出典:POET Technologies

シリコンの1Xnm世代に匹敵

 Taylor氏は、EE Timesに対して、「格子定数を特性に逆らった独自の編成方法で変更することで、こうした成果を達成した。GaAs基板上に、厚さ1μmのInGaAs歪み層を、InP(リン化インジウム)の格子定数に対応した自然量子井戸に達するまで何層も形成した。この時最も重要になるのが、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法によって薄膜結晶の構成を調整することだ」と語った。

 POET Technologiesは、2014年後半に100nmプロセス技術を適用した試作品をサードパーティーのファウンドリで製造する計画だ。さらに、2015年までに40nmプロセス技術の適用を目指すという。シリコンでは既に20nmプロセスが採用され、Intelは14nmにまで微細化していることに比べると遅れているようにも思えるが、POET Technologiesは、「シリコンと比較することはフェアではない。POETにおける40nmプロセスは、シリコンの14〜10nmプロセスと比較すべきだ」と主張している。

【翻訳:滝本麻貴、編集:EE Times Japan】

原文へのリンク

前のページへ 1|2       

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.