ARMから見た7nm CMOS時代のCPU設計（13）〜高移動度FinFETの期待と現実：福田昭のデバイス通信（24）（1/2 ページ）

移動度の高さをコンタクト抵抗の増加が打ち消す

　前回は、14nm世代から5nm世代にかけてトランジスタの仕様がどのように推移していくかを示した。それから、FinFET（フィンフェット）の延命策を説明した。

　FinFETの延命策は、チャンネルの材料をシリコン（Si）から、キャリア移動度の高い別の材料に変更することだと、前回は述べた。ゲルマニウム（Ge）やインジウム・ガリウム・ヒ素（InGaAs）などがその候補である。

　しかしARMの講演では、こういった移動度の高い材料を使ったトランジスタの将来性には悲観的だった。それはLSI、つまり大規模集積回路の性能（動作周波数あるいは遅延時間）を支配する要因が、トランジスタ本体の性能ではなくなるからだ。LSIの性能を支配するのは、寄生素子の抵抗（R）と容量（C）になる。7nm時代のCPUをはじめとする大規模ロジックの性能は、RC積によって左右されるようになる。もちろん、RC積を小さくすることが望ましい。しかし現実には、LSIのRC積は増加していく。

　14nm世代から10nm世代、7nm世代と微細化することによって増加する寄生素子は大きく分けると、以下の2つだとしていた。コンタクト抵抗と配線抵抗である。ARMの講演スライドによると、コンタクトまわりの抵抗率は14nm世代と7nm世代では、7nm世代が1.5倍近くに増加する。フロントエンドオブライン（FEOL）の容量（単位長当たり）は、14nm世代と7nm世代ではほとんど変わらない。

　トランジスタのドレイン電流（単位長当たり）をGeトランジスタとSiトランジスタで比較すると、コンタクト抵抗0.5kΩ以下と低い領域では飽和電流と実効電流は1.5倍強の差が生じる。ところがコンタクト抵抗が増加するにしたがって両者の差は縮む。コンタクト抵抗が3kΩを超えると、両者の差はわずかなものになってしまう。チャンネル材料をSiからGeに変更しても、コンタクト抵抗を下げないと変更した意味がなくなることが分かる。

　深刻なのはバックエンドオブライン（BEOL）、粗く言ってしまえば多層金属配線の抵抗である。14nm世代と7nm世代では、抵抗（単位長当たり）は6.4倍にも増える。容量（単位長当たり）はわずかに減少するものの、遅延時間を左右するRC積は大幅に増加することになる。例えば7nm世代のRC積は、14nm世代の5.3倍に達する。

左は、14nm世代から5nm世代にかけてのフロントエンドオブライン（FEOL）とバックエンドオブライン（BEOL）の抵抗と容量。右はトランジスタのドレイン電流とコンタクト抵抗の関係。ゲルマニウム（Ge）とシリコン（Si）のpMOSトランジスタで比較した（クリックで拡大） 出典：ARM