連載
» 2015年05月26日 11時00分 UPDATE

福田昭のデバイス通信(25):ARMから見た7nm CMOS時代のCPU設計(14)〜次々世代の異次元トランジスタ (1/2)

今回は、トランジスタ密度をFinFETに比べて、より高められる素子の構造について触れる。代表的なものが、円筒状のチャンネルをウエハー表面と平行に配置する「ホリゾンタルナノワイヤ(HNW)」と、垂直に配置する「バーチカルナノワイヤ(VNW)」である。

[福田昭,EE Times Japan]

円筒状チャンネルの周囲をゲートで取り囲む

 前々回に述べたように、FinFET(フィンフェット)の時代はプレーナFETの時代に比べると、はるかに短いと予想されている。シリコン面積当たりのトランジスタ数(トランジスタ密度)を、FinFETに比べてより高められるデバイス構造が求められる。

 その有力な候補が、円筒状のチャンネルの側壁をゲートで囲んだ構造のトランジスタである。「GAA(Gate All Around) FET」、「全周ゲート型トランジスタ」などと呼ばれる。円筒チャンネルの方向は横方向(ウエハー表面と平行な方向)である。円筒の直径は10nm以下であり、ナノメートルサイズの細長い線(ワイヤ)のようであることから、ナノワイヤ(NW)と呼ぶことが少なくない。また、「ホリゾンタルナノワイヤ(HNW)」と呼ばれることもある。

 チャンネルの半導体材料はシリコン(Si)が最初の候補である。この場合は「シリコンナノワイヤFET」と呼ぶことが多い。チャンネルの材料をキャリア移動度の高いゲルマニウム(Ge)やインジウム・ガリウム・ヒ素(InGaAs)にすることも試みられている。

 GAA FETの最大の特徴は、ゲート電極による制御性が限界まで高まることだ。特にオフ電流の特性が良好で、オフ電流の値をFinFETやプレーナFETなどに比べ、非常に小さくできる。問題はオン電流があまり大きくないことだ。このため、チャンネルを1本ではなく、3本〜4本に増やして電流量を高めたGAA FETが試作されている。

photo FinFET(左)とGAA FET(右)。ピンク色の部分は半導体、青色の部分はゲート電極、灰色の部分は絶縁体である(クリックで拡大) 出典:ARM
photo GAA FETのチャンネルを増やして電流量を高める。左はチャンネルが1本のGAA FET。右はチャンネルを縦に3本、積層したGAA FET(クリックで拡大) 出典:ARM
       1|2 次のページへ

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.