ニュース
» 2015年07月07日 11時00分 UPDATE

FPGA ザイリンクス:16nm世代「Zynq」のテープアウトを発表

Xilinxは2015年7月6日、16nmプロセスを用いたCPUコア搭載型FPGA「All Programmable Zynq UltraScale+ MPSoC」をテープアウトしたと発表した。

[竹本達哉,EE Times Japan]

16nm世代で最初

 Xilinx(ザイリンクス)は2015年7月6日、16nmプロセスを用いたCPUコア搭載型FPGA「All Programmable Zynq UltraScale+ MPSoC」(以下、Zynq UltraScale+)をテープアウトしたと発表した。同社16nm世代FPGAのテープアウトの発表は今回が初めて。

 同社は、TSMCの16nm FinFET プラス(FF+)プロセスを用い、16nm世代FPGA「UltraScale+ ファミリ」を製造し、2015年末より出荷する計画。UltraScale+ ファミリとしては、ハイエンドFPGA「Virtex UltraScale+」、ミドルエンドFPGA「Kintex UltraScale+」、CPUコア搭載型FPGA「Zynq UltraScale+」の3ファミリを展開する予定になっている。

tm_150224xilinx01.jpg 16nm世代FPGA「UltraScale+ファミリ」 出典:Xilinx

 今回、テープアウトを発表したのは、Zynq UltraScale+ファミリ。CPUコア「ARM Cortex-A53」を4個、「同 Cortex-R5」を2個搭載するFPGA。他に、GPUコアとして「ARM Mali-430」を備え、ペリフェラルホスト機能、パワーマネージメント機能を内蔵。画像検査装置や自動車の先進運転支援システム(ADAS)などの用途を見込んでいる。

16nm世代、2015年中に出荷へ

 Xilinxでは、2015年10-12月中に、16nm世代FPGAであるUltraScale+ファミリの最初の出荷を開始するとしている。

関連キーワード

FPGA | ザイリンクス | ARM | CPU | FinFET


Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.