ニュース
» 2015年08月06日 13時00分 UPDATE

256GB容量、11日から米国で試作品を展示へ:TSV用いた16段積層NANDを開発――東芝「世界初」

東芝は2015年8月6日、TSV(Through Silicon Via/シリコン貫通ビア)技術を用いてNAND型フラッシュメモリチップを積層した試作品を開発したと発表した。

[竹本達哉,EE Times Japan]

消費電力は半減へ

 東芝は2015年8月6日、TSV(Through Silicon Via/シリコン貫通ビア)技術を用いて最大16段にメモリダイを積層したNAND型フラッシュメモリを開発したと発表した。東芝では、TSV技術を用いたNANDフラッシュの開発は「世界で初めて」としている。

 開発したNANDメモリは、同社の第2世代19nmプロセスで製造したプレーナ型メモリセル構造のNANDメモリダイをTSV技術により、最大16段積層したもの。TSV技術の採用により、従来のワイヤーボンディングでダイを積層したNANDメモリよりも高速な入出力データレート1Gビット/秒(bps)以上を実現したという。コア電源電圧は1.8V、I/O電源電圧は1.2Vと、それぞれ低電圧化し、従来NANDメモリよりも、プログラム動作、リード動作、データ入出力動作の際に消費電力を半減させたとする。

tt150806TSV_image1.jpg 開発したTSV技術採用NANDメモリの構造イメージ (クリックで拡大) 出典:東芝

 積層数16段の256Gバイト容量の試作品は、14×18×1.90mmのパッケージサイズ。同8段の128Gバイト容量の試作品のパッケージサイズは、14×18×1.35mmとなっている。いずれも、「NAND Dual ×8 BGA-152」パッケージを採用し、インタフェース規格はToggle DDRを採用している。

tt150806TSV_image2.jpg TSV技術を用いた16段積層NANDメモリの試作品外形 (クリックで拡大) 出典:東芝

高いIOPS求められる用途へ

 従来のNAND型フラッシュメモリは、1つのパッケージ内でダイを積層する際、ワイヤーを用いてパッケージ基板と接続していたが、TSV技術では、複数のダイの内部を垂直に貫通する電極を用いることで接続。データ入出力の高速化と消費電力の低減が可能になる。

 東芝では、「今後TSV技術を用いたNAND型フラッシュメモリの製品化を目指す。アクセス遅延時間の低減、データ転送速度の高速化、単位消費電力当たりの高いIOPS(Input Output Per Second/1秒間に可能なリード、ライトの処理回数を示す値)が必要なエンタープライズSSD、フラッシュストレージなどのアプリケーションに貢献したい」という。製品化時期は未定。

 なお、同社では2015年8月11〜13日まで米国で開催される「Flash Memory Summit 2015」でTSV技術採用NANDメモリの試作品を公開する。

関連キーワード

NAND | 東芝 | 試作品 | フラッシュメモリ


Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.