メディア

次々世代のトランジスタを狙う非シリコン材料(4)〜CMOSの実現手法と試作例福田昭のデバイス通信(36)(3/3 ページ)

» 2015年08月07日 11時30分 公開
[福田昭EE Times Japan]
前のページへ 1|2|3       

Si基板からInGaAs層を横方向にエピタキシャル成長

 SiウエハーとInPウエハーを貼り合わせる手法には、高価なInPウエハーを使用するので製造コストが上昇するという弱点がある。できれば、Siウエハーだけでn型InGaAs FETとp型Ge FET(あるいはp型SiGe FET)のCMOSデバイスを製造することが望ましい。

 ここで課題となるのは、Siウエハーに高品質のInGaAs層を形成することである。Si表面に結晶成長したのでは、格子不整合によって欠陥だらけのInGaAs層ができてしまう。また絶縁層(酸化膜)表面に成膜したのでは、良好な品質のInGaAs層を得づらい。

 このような問題を解決する手法をIBMらの共同研究グループが開発し、2015年6月に国際学会VLSIシンポジウムで発表した。Siウエハー(Si基板)上に形成した絶縁層の「型(かた)」を埋めるように高品質のInGaAs層を横方向エピタキシャル成長させた。このエピタキシャル層を利用して、n型InGaAs MOSFETを試作してみせた。

 試作したInGaAs MOSFETはトランジスタとして動作した。オン電流とオフ電流の比率は10の4乗で、まだ改良の余地があるものの、Si基板から直接成長させたInGaAs層としては非常に優れた値だと言える。トランジスタの性能指標である相互コンダクタンス(Gm)の最大値(ピーク値)は600μS/μm(ゲート長100nm)とこれも、かなり良好な値を得た。

S基板から高品質のInGaAs層を成長させ、n型InGaAs FETを試作した研究成果の概要 (クリックで拡大)
InGaAs層をエピタキシャル成長させ、トランジスタを形成したプロセス (クリックで拡大) 出典:VLSI2015の論文集
Si基板にInGaAs層をエピタキシャル成長させた構造の電子顕微鏡観察像。図中に「CELO」とあるのは「Confined Epitaxial Lateral Overgrowth」の略(開発した手法をIBMはこのように命名した) (クリックで拡大) 出典:VLSI2015の論文集
前のページへ 1|2|3       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.