メディア

着実な進展を見せるMRAM技術：福田昭のデバイス通信 IEDM 2015プレビュー（10）（2/2 ページ）

» 2015年11月27日 09時30分公開

[福田昭，EE Times Japan]

1Gビットの磁気トンネル接合アレイを試作

　セッション26（メモリ技術）のサブテーマは「MRAM、DRAMとSRAM」である。全部で7件の講演があり、はじめにMRAMが4件、次いでDRAMが2件、最後にSRAMが1件という構成になっている。

　MRAMの講演ではまず、Qualcomm TechnologiesとTDK-Headway Technologiesの共同研究チームが40nmルールのCMOSロジックに埋め込むことを想定したSTT-MRAM技術を報告する（講演番号26.1）。垂直磁気記録方式の磁気トンネル接合（MTJ）素子を使っている。入出力バス幅が32/64ビットの1Mビットマクロを試作した。読み出しアクセス時間と書き込みサイクル時間はともに20ナノ秒と短い。

　続いてApplied MaterialsとQualcomm Technologiesの共同研究チームが、埋め込み用STT-MRAMを想定した1Gビットの垂直磁気MTJアレイの試作結果を発表する（講演番号26.2）。MTJの直径は50nm弱と小さい。MTJのスイッチングに必要な時間は最短で10ナノ秒である。スイッチング・サイクルの寿命は10¹²回を超える。

　それからIBM-Micron MRAM AllianceとIBM-Samsung MRAM Alliance、IBM TJ Watson Research Centerの共同研究グループが、二重のトンネル障壁を備えるMTJを使用したSTT-MRAM技術を発表する（講演番号26.3）。単一のトンネル障壁を備える従来のMTJに比べ、スイッチング効率の上昇、動作ウィンドウの拡大、耐圧の増加といった性能の向上がみられた。

　DRAMの講演では、Samsung Electronicsが20nmの微細加工技術による大容量・高密度DRAM技術を報告する（講演番号26.5）。蜂の巣状のセルキャパシタ技術やエアギャップによる低容量絶縁技術などの要素技術を駆使した。

　SRAMの講演では、Zeno SemiconductorとMarvell Semiconductor、Stanford Universityの共同研究グループが、たった1個のトランジスタで構成する高密度SRAM技術を発表する（講演番号26.7）。トランジスタの双安定状態をデータの記憶に利用する。製造には、28nmのバルクCMOSプロセスを使う。メモリセル面積は、6トランジスタのSRAMに比べると5分の1に小さくなるとする。

セッション26の講演一覧（クリックで拡大）

（次回に続く）

究極の低電圧・低消費を目指すスティープスロープFET
2015年12月8日に開催されるセッション22のテーマは「スティープスロープ・トランジスタ」だ。このトランジスタの実現手法に関する研究成果がIntelなどから発表される。同日夜のパネルディスカッションでは、オンチップの相互接続技術や、CMOS技術が直面している課題について議論が行われる予定だ。
次世代メモリ市場、2020年には70億米ドル規模に
ReRAMやMRAMといった不揮発RAM市場は、今後急成長を遂げ、2020年には70億米ドル規模に拡大すると見られている。NAND型フラッシュメモリやDRAMに取って代わるには、微細化とビット当たりの価格が鍵になりそうだ。
“次世代メモリ”の域を出ないFRAM、量産規模を上げて低価格化を
SRAMやDRAM、EEPROMを置き換えるとして大いに期待されていたFRAMは、量産こそ始っているものの、完全に普及しているとはいえず、いまだに“次世代メモリ”の域を出ない。だが、一定のニーズはある。
「3D XPoint」は相変化メモリか――特許から詮索
Intel（インテル）とMicron（マイクロン）がこのほど発表した不揮発性メモリ「3D XPoint」は本当に相変化メモリの1つなのか？筆者が特許をウェブで検索したところ、この見方を裏付ける結果となった。