ニュース
» 2015年12月09日 12時30分 UPDATE

16nm FinFETに最適化したデュアルポート型:ルネサス、自動運転車向けSoC用高速SRAMを開発

ルネサス エレクトロニクスは2015年12月9日、16nm世代以降の先端プロセスを採用する車載情報機器用SoC(System on Chip)に内蔵するための高速SRAMを開発したと発表した。

[竹本達哉,EE Times Japan]

 ルネサス エレクトロニクスは2015年12月9日、16nm世代以降の先端プロセスを採用する車載情報機器用SoC(System on Chip)に内蔵するための高速SRAMを開発したと発表した。0.7Vの低電圧動作条件で、688ピコ秒の高速動作を試作SoCで実証した。自動運転を実現するための、リアルタイム画像処理の画像バッファメモリとして、車載情報機器用SoC製品に展開していく方針。

 開発したSRAMは、デュアルポートタイプと呼ばれる同時に読み出しと書き込みが行えるタイプのメモリ。一般的なシングルポートSRAMに比べ約2倍のメモリアクセス性能を実現できる。ただ、シングルポートタイプに比べ、チップサイズが大きくなる他、アクセス速度向上に伴う消費電力の増大、動作下限電圧マージンの悪化などを招く。

 そうした中で、ルネサスは、16nm世代の以降のプロセスで主流のFinFET構造に最適化したデュアルポートSRAM用メモリセル構造を開発。さらにシングルポートSRAM向けに開発したワード線ブースト型アシスト回路技術を応用し、低電圧でも安定して高速読み出し/書き込み動作が行え、小さなサイズで消費電力を抑えたSRAMを実現したという。

688ps動作、3.6Mbit/mm2を達成

 ワード線ブースト型アシスト回路とは、デバイス素子のバラツキに起因する下限動作電圧マージンの悪化に対応する技術。一般的に読み出し時の動作を安定させるため、アクセス時にワード線の電圧をわずかに下げるが、その場合、書き込み時の動作マージンが悪化し、読み出し速度が低下した。それに対し、ワード線ブースト型アシスト回路技術は、FinFET構造の特徴を生かし、ワード線電圧をわずかに上げて、読み出し時と書き込み時でパルス幅を変えるというもの。今回、新たにデュアルポートSRAMに適用することで、0.7Vの低電圧動作でも688ピコ秒という高速動作を16nm FinFETプロセスでの試作で実現した。

 チップ面積の低減に関しては、いくつかあるデュアルポートビットセルタイプの中から、FinFETに最適なレイアウト対称性に優れ、28nm世代まで用いたメモリセルと異なるメモリセルタイプを選択。その結果、1mm2当たり3.6Mビットという高集積化を実現したとする。

R-Carへ展開か

tt151209Renesas001.jpg ルネサスの車載情報機器用SoC「R-Carファミリ」のロードマップ (クリックで拡大) 出典:ルネサス エレクトロニクス

 今回開発した技術については、米国ワシントンで開催されている最先端電子デバイスの国際学会「IEDM 2015」で2015年12月8日(米国時間)に発表されている。

 ルネサスは2015年12月2日に、車載情報機器用SoC「R-Carファミリ」として台湾TSMCの16nm FinFET+プロセスを用いた新世代品「R-Car H3」のサンプル出荷を開始している*)。今回開発したSRAMについても、R-Carファミリに展開される見込み。

*)関連記事:ルネサス 自動運転車の頭脳となる次世代SoC発表

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.