連載
» 2016年03月25日 11時30分 UPDATE

福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待(11):超高速DRAM技術「HBM」の基礎 (1/2)

今回は、「3次元(3D)技術はDRAM開発にとって援軍ではあるが救世主ではない」という事実とともに、3D技術を用いた超高速DRAM「HBM」とはどのようなDRAMなのかを紹介していく。

[福田昭,EE Times Japan]

DRAMについて知っておくべき4番目の事実

 国際会議「IEDM」のショートコースで英国ARM Reserch社のエンジニアRob Aitken氏が、「System Requirements for Memories(システムがメモリに要望する事柄)」と題して講演した内容を紹介するシリーズの第11回である。

 前回は、DRAMについて知っておくべき4つの事実の中で、始めの3つを解説した。今回は、4番目の事実を説明しよう。

tt160325FARM_photo001.jpg DRAMについて知っておくべき4番目の事実

 DRAMについて知っておくべき4番目の事実とは、「3次元(3D)技術はDRAM開発にとって援軍ではあるが救世主ではない」ことである。それでは、何にとっての援軍か。3番目の事実で述べたDRAM開発の限界を突破するための援軍である。

 次世代のシステムでは、現在のシステムが搭載するシリコンダイよりも性能を高めた、新たなシリコンダイを採用したい。具体的には、「(性能/消費電力)/コスト」をさらに高めたシリコンを開発しなければならない。

 DRAM技術に関して将来を展望すると、現行世代のDDR4タイプを改良して「(性能/消費電力)/コスト」を高めることは、かなり難しい。

3D技術による大容量化と高速化

 DRAM業界が限界を突破するために採用した手法は、3D技術である。複数のDRAMシリコンダイを積層して1つのパッケージに収納することで、大容量化と高速化をさらに押し進める。

 DRAMシリコンダイを積層する枚数は2枚(「2H」と呼称)、4枚(「4H」と呼称)、あるいは8枚(「8H」と呼称)である。当然ながらn枚のDRAMシリコンダイを積層すると、記憶容量はn倍になる。

tt160325FARM_photo002.jpg 複数のシリコンダイを積層する3次元(3D)技術 (クリックで拡大) 出典:ARM

 シリコンダイを積層して1つのパッケージに収納する場合、パッケージの入出力端子とシリコンダイを接続する技術が重要になる。豊富な実績を有するのは、ワイヤボンディング技術である。アルミニウムや銅などのワイヤでシリコンダイの入出力電極とパッケージの入出力端子をつなげる。ワイヤボンディング技術は安価なのだが、ワイヤによる寄生素子が高速化の妨げとなる。

 そこで高速DRAM向けに開発されたのが、シリコン貫通電極(TSV)技術である。TSV技術では細長い銅の柱によってシリコンダイを貫く電極を形成し、積層したシリコンダイ同士を接続したり、最下層のシリコンダイとパッケージの基板(あるいはインターポーザ)を接続したりする。ワイヤボンディング技術に比べるとTSVは信号配線が短く、寄生素子が小さい。

 TSV技術を採用することで、DDR4タイプをはるかに超える帯域幅(データ転送速度)のDRAMを実現可能になった。

       1|2 次のページへ

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.