ニュース
» 2016年06月02日 12時35分 UPDATE

Intel試作機での検証で設計時間1/50に:NECがCPU-FPGA密結合デバイス用新通信方式を開発

NECは2016年6月、CPUとFPGAによる密結合プロセッサで、CPUとFPGA間の高速通信を実現するための開発時間を大幅に短縮できる新たなデータ通信方式を開発した。

[竹本達哉,EE Times Japan]

CPU上のソフトウェア改変を不要に

 NECは2016年6月2日、CPUとFPGAを広帯域伝送路で接続した密結合プロセッサで、CPUとFPGA間の高速通信を実現するための開発時間を大幅に短縮できる「異デバイス共通通信方式」を開発したと発表した。

 CPUの高速ソフトウェア処理性能と、FPGAのハードウェアを書き換えられるプログラマブル性という2つの異なる特長を併せ持つデバイスを実現するため、FPGAがCPU上のデータに高速アクセスできるよう広帯域伝送路で結合させた「密結合プロセッサ」の開発が進められている。特に、センサー端末などから大量のデータを高精度に分析処理する必要があるIoT(モノのインターネット)向けサーバなどでCPU-FPGAの密結合プロセッサの導入が検討されている。

 CPU-FPGAの密結合プロセッサの高性能化でボトルネックとなるのが、両デバイス間の通信速度だ。その通信速度を高めるためには、FPGA上のハードウェアの開発とともに、CPU上のソフトウェアを改変しながら、性能をチューニングしていく必要があり、開発に長い期間を要してしまうという課題がある。

高速通信を短時間で開発可能に

 これに対し、NECの開発した「異デバイス共通通信方式」は、従来よりも開発時間を約50分の1に短縮しながら、CPU-FPGA間での通信を高速化する技術だ。

 新技術では、FPGAがCPU上のデータを直接読み書きさせることにより、CPU上のソフトウェア改変を不要にした。

 さらに、FPGAがCPU上のデータをまとめて読み込むことで、密結合プロセッサにおけるCPUとFPGA間の広帯域な伝送路を生かす技術を導入。処理により異なる通信データサイズおよび、要求性能に柔軟に対応してデータの通信単位を調整。さまざまなアプリケーションに対して高速化を可能にし、処理に合わせて性能チューニングを行う手間を大幅に短縮できるようにした。

半導体設計ツール「CyberWorkBench」と併用も

 NECは、異デバイス共通通信方式とともに、FPGA上のハードウェア開発時間を短縮できるNECの半導体設計ツール「CyberWorkBench」(サイバーワークベンチ)を使用し、IntelのCPU-FPGAを密結合した試作デバイスを用いた評価を実施。その結果、「CPU-FPGA密結合プロセッサ上でのIoTの高精度な分析処理の高速化に必要な設計時間を約50の1に短縮できた」(NEC)としている。

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.