ニュース
» 2016年06月17日 13時30分 UPDATE

スプリアスを互いに相殺させて抑制:BLE ICの受信感度を4dBm改善したクロック生成器

東芝は2016年6月14日、無線通信ICのクロック信号に起因する妨害波(スプリアス)の発生を抑えて受信感度を改善する「スプリアスキャンセルクロック生成器」を開発したと発表した。

[庄司智昭,EE Times Japan]

消費電力18μW

 東芝は2016年6月14日、無線通信ICのクロック信号に起因する妨害波(スプリアス)の発生を抑えて受信感度を改善する「スプリアスキャンセルクロック生成器」(SCCG: Spur Canceled Clock Generator)を開発したと発表した。

 無線通信ICは、アナログ部、デジタル部、A-Dコンバーターなどのミックスドシグナル部が同一チップ上に混載され、A-Dコンバーターやデジタル回路の基準信号となるクロック信号の高調波の一部がスプリアスとなり、受信感度を劣化させていた。従来技術では、受信感度を改善する回路設計により、消費電力やチップ面積、開発コストが増大するといった課題があるという。

 同クロック生成器は、生成されるクロック信号の一部のタイミングを遅らせることで、ある位相のスプリアスと逆の位相のスプリアスを同時に発生させ、スプリアスを互いに相殺させることでスプリアスの発生を抑えるという。消費電力は18μW、占有面積は40μ×120μmである。これにより、「無線通信ICの消費電力、チップ面積をほぼ増加させずにスプリアスの発生を抑えることができる」(東芝)と語る。

左=無線通信ICのブロック図/右=スプリアスキャンセルクロック (クリックで拡大) 出典:東芝

 同技術をBluetooth Smart ICに適用することで、スプリアスにより劣化した受信感度が4dB改善し、−93dBmの受信感度を全てのチャンネルで実現。同社は、2016年度上期中に同技術を搭載したBluetooth Smart向けLSIを発売する予定としている。

 なお、今回の開発成果については、米国ホノルルで開催された半導体デバイスに関する国際会議「VLSI技術シンポジウム2016」で、その詳細が発表された。

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.