連載
» 2017年01月11日 11時30分 UPDATE

福田昭のデバイス通信(96) 高性能コンピューティングの相互接続技術(1):NVIDIAが高性能コンピュータの回路技術を解説 (2/2)

[福田昭,EE Times Japan]
前のページへ 1|2       

 同じSoCで、処理を整数演算に限定して消費エネルギーを見積もってみよう。演算ユニットのエネルギーは劇的に低下するものの、相互接続(バスとリンク)が消費するエネルギーはある程度の低下にとどまるか、まったく減らない場合すらある。

 例えば演算ユニットは8ビットの積和演算器となるので、消費エネルギーは0.3pJと倍精度浮動小数点演算器に比べて70分の1近くにまで減少する。ところがバスは32ビット・バスとバス幅が狭くなるものの、長さの短いバスにおける消費エネルギーは26pJと変わらない。また、長いバスと外付けDRAMのリンクが消費するエネルギーは8分の1に下がる。これも演算器の70分の1に比べると、低減の度合いは大きくない。

前出のSoCで整数演算処理を実行したときの消費エネルギー。出典:NVIDIA(クリックで拡大)

相互接続の消費エネルギーはスケーリングしない

 もう1つの重要な課題に、相互接続はスケーリングしないという事実がある。例えば16nm技術と7nm技術を比べると、演算器の消費エネルギーはほぼ半分に減る。ところが、32ビット幅で長さが1mmのバス配線だと、消費エネルギーはわずか1割ほどしか減らない。消費エネルギー全体に占める相互接続部分の割合は、微細化によって増加していくことが分かる。

微細化による消費エネルギーの変化。7nm技術のシリコンダイにおける消費エネルギーは推定値。出典:NVIDIA(クリックで拡大)

(次回に続く)

⇒「福田昭のデバイス通信」連載バックナンバー一覧

前のページへ 1|2       

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

MONOist×JOBS

【年収1000万以上】人気求人ランキング

半導体開発<自動車用半導体パワーデバイス>

機構設計<新蓄電デバイスモジュール>

機械設計(変圧器)

燃料電池自動車(FCEV、FCV)開発戦略マネージャー

システムエンジニア/TPM<VED>

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.