NVIDIAがエネルギー効率の高い相互接続技術を解説（前編）：福田昭のデバイス通信（99） 高性能コンピューティングの相互接続技術（4）（1/2 ページ）

相互接続のエネルギー消費を下げたい

　2016年12月に開催された国際学会IEDMのショートコースから、「将来のコンピュータにおける相互接続の課題（Interconnect Challenges for Future Computing）」と題するNVIDIAの講演概要をご紹介している。講演者はNVIDIAで研究担当シニア・バイスプレジデント兼チーフサイエンティストを務めるWilliam（Bill） Dally氏である。

　シリーズの第3回である前回は、現実的なデナード・スケーリング（比例縮小則）を説明した。今回は、エネルギー効率の高い相互接続技術を解説する。

　なお講演だけでは説明が不十分なところがあるので、本シリーズでは読者の理解を助けるために、Dally氏の講演内容を適宜、補足している。あらかじめご了承されたい。

　本シリーズの初回で説明したように、先端SoC（System on a Chip）では演算器やメモリなどのトランジスタ回路よりも、バスやリンクなどの相互接続（インターコネクト）が大きなエネルギーを消費する。

　相互接続におけるエネルギー消費を左右する大きな要因に、信号振幅がある。最も単純な信号伝送は、信号電位を接地電位付近から電源電圧付近までスイングする「FSI（full swing interconnect）」だ。FSIは伝送可能な周波数が最も高くなるものの、伝送長・伝送ビット当たりの消費エネルギーが大きい。

　信号伝送の消費エネルギーを下げる代表的な方法は、信号振幅を小さくすることだ。そこで低電圧駆動のドライバによって伝送路の信号振幅を小さくした相互接続「LSI（low swing interconnect）」を試した。信号振幅が400mVのLSIと200mVのLSIである。伝送長・伝送ビット当たりの消費エネルギーはFSIの4分の1以下に下がるものの、低電圧ドライバの駆動周波数が低いために、最大伝送周波数も3分の2から半分に下がってしまう。

　そこで低電圧ドライバを使わず、伝送路をキャパシターで分割することで振幅を小さくする「CDI（capacitively-driven interconnect）」技術を考案し、試した。信号振幅は、「分割キャパシター/（分割キャパシターと配線キャパシターの合計）×電源電圧」となる。CDIの消費エネルギーはFSIの4分の1と少なく、最大動作周波数はFSIとほぼ変わらない。

　CDIに自己較正回路を追加した「SCI（self-calibrating interconnect）」技術だと、性能はさらに向上する。消費エネルギーがCDIの半分に減少するとともに、動作周波数がFSIよりも高くなった。

さまざまなな相互接続（インターコネクト）技術の性能。縦軸は、伝送長・伝送ビット当たりの消費エネルギー（fJ）、横軸は最大伝送周波数（GHz）。出典：NVIDIA（クリックで拡大）