連載
» 2017年01月30日 11時30分 UPDATE

福田昭のデバイス通信(101) 高性能コンピューティングの相互接続技術(6):NVIDIAがエネルギー効率の高い相互接続チップを試作 (1/2)

相互接続(インターコネクト)のエネルギー効率を高める技術の1つである「バランス型電荷再利用バス(BCRB:Balanced Charge Recycling Bus)」。今回は、BCRB技術のバスを搭載したテストチップの概要と、実験結果について解説する。

[福田昭,EE Times Japan]

バランス型電荷再利用バスのテストチップを製造

 2016年12月に開催された国際学会IEDMのショートコースから、「将来のコンピュータにおける相互接続の課題(Interconnect Challenges for Future Computing)」と題するNVIDIAの講演概要をご紹介している。講演者はNVIDIAで研究担当シニア・バイスプレジデント兼チーフサイエンティストを務めるWilliam(Bill) Dally氏である。

 シリーズの第5回である前回は、エネルギー効率の高い相互接続技術である、バランス型電荷再利用バス(BCRB:Balanced Charge Recycling Bus)技術を説明した。今回は、BCRB技術のバスを載せたテストチップの概要と、実験結果を解説する。

 なお講演だけでは説明が不十分なところがあるので、本シリーズでは読者の理解を助けるために、Dally氏の講演内容を適宜、補足している。あらかじめご了承されたい。

 前回に説明したBCRB技術とContraflow Wiring(隣接する平行な伝送路で信号の方向を逆向きにする)技術の効果を実際に検証するため、テストチップを試作した。製造技術は16nm CMOSのFinFETである。シリコンダイの寸法は525μm×685μm。

 伝送路の長さは全長6mmと全長8mmの2種類がある。伝送路は200μmごとにリピータ(CMOSインバータ)を配置した。伝送路の一端はロジック回路、反対側の一端は折り返しとなっている。ロジック回路には伝送路をツイストさせる回路(Swizzler)と信号パターン発生回路、信号パターン検査回路などを載せた。

BCRB技術とContraflow Wiring技術の効果を検証するために試作したシリコンダイの写真。出典:NVIDIA(クリックで拡大)
       1|2 次のページへ

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.