ニュース
» 2017年02月22日 13時30分 UPDATE

5Gワイヤレスを視野に:16nm MPSoCにRFデータコンバーターを統合 (1/2)

Xilinx(ザイリンクス)は、RFクラスのアナログ技術を統合した「All Programmable RFSoC」について、その技術概要を発表した。

[馬本隆綱,EE Times Japan]

消費電力とフットプリント、従来比50〜75%削減

 Xilinx(ザイリンクス)は2017年2月、RFクラスのアナログ技術を統合した「All Programmable RFSoC」の要素技術について、その概要を発表した。5G Massive MIMO無線システムやミリ波無線バックホールにおいて、消費電力とフットプリントを従来に比べて50〜75%も削減できるという。

 All Programmable RFSoCは、TSMCの16nm FinFETプロセスを用いた「All Programmable MPSoC」をベースとしている。これに、サンプリングレートが最大4Gサンプル/秒で分解能が12ビットのA-Dコンバーターや、同じく最大6.4Gサンプル/秒で14ビットのD-Aコンバーターなど、ダイレクトRFサンプリングを可能とするRFアナログ回路ブロックを新たに集積した。新たなプロセス技術は追加していないという。

RFアナログ技術を統合したAll Programmable RFSoCの回路ブロックイメージ 出典:ザイリンクス

 All Programmable RFSoCを用いると、入力/出力RF信号をダイレクトにサンプリングできるため、従来のIF(中間周波数)サンプリングシステムで用いていたミキサーやオシレーターといったアナログ部品を削減することができる。

 また、ダイレクトRFサンプリング回路はこれまで、データコンバーターとDSPベースのミキサー&フィルターで構成されているのが一般的だ。このデバイス間の信号伝送には、JESD204B/Cプロトコルに基づく高速シリアルインタフェースが採用されている。このため、インタフェース部の設計負荷や電力消費の増大などが課題となっていた。

 これらの課題に対してAll Programmable RFSoCは、データコンバーターをワンチップに集積したことで、JESD204B IPコアとシリアルトランシーバーが不要となり、設計の期間短縮を可能とした。消費電力も大きく削減することができるという。標準的な受信4本、送信4本のアンテナ構成だと、データコンバーターを外部に接続した場合に比べて電力消費は約40%も削減することができる。8×8のシステムだと従来システムで55Wとなる。これに対してRFSoCを用いると27Wで済み、半分以下に削減することが可能だという。

データコンバーターを集積したAll Programmable RFSoCは消費電力、占有面積を削減し、設計期間を短縮できる (クリックで拡大) 出典:ザイリンクス
従来システムとAll Programmable RFSoCを用いたデジタル無線システムの消費電力比較 (クリックで拡大) 出典:ザイリンクス
       1|2 次のページへ

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.