ニュース
» 2017年06月12日 10時50分 UPDATE

FinFET代替なるか:IBM、5nmナノシートで画期的成果を発表 (2/2)

[R. Colin Johnson,EE Times Japan]
前のページへ 1|2       

ナノシートの幅を調整

 同研究アライアンスは、この技術的革新を達成するために、7nm FinFETチップで導入されるとみられているEUV(極端紫外線)リソグラフィの課題を克服しなくてはならなかった。同アライアンスは、EUVの短波長というメリット以外に、半導体の設計と製造の両方の工程でナノシートの幅を調整する方法を発見したという。

5nmシリコンナノシートトランジスタのテストを行うIBMの研究員たち(クリックで拡大) 出典:SUNY、写真:Connie Zhou氏

 IBMは、「ナノシートアーキテクチャは、シングルセルDRAMのプロセス技術のブレイクスルーや、化学増幅型レジスト、銅ワイヤボンディング、SOI(シリコン・オン・インシュレータ)、歪み材料、マルチコアプロセッサ、液浸リソグラフィ、高誘電率材料、組み込みDRAM、3次元(3D)積層チップ、エアギャップインシュレータと並ぶ画期的技術だ」と主張している。

EUVリソグラフィ装置を操作する研究者たち(クリックで拡大) 出典:SUNY、写真:Connie Zhou氏

 GLOBALFOUNDRIESのCTO(最高技術責任者)でワールドワイドR&D部門のリーダーを務めるGary Patton氏は、同アーキテクチャを“非常に画期的な技術”とアピールし、5nm以降の次世代プロセス技術の実現に向けて積極的に研究を続けていく姿勢を明らかにした。

【翻訳:滝本麻貴、編集:EE Times Japan】

原文へのリンク

前のページへ 1|2       

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.