連載
» 2017年08月08日 10時30分 UPDATE

福田昭のストレージ通信(67) 強誘電体メモリの再発見(11):FeRAMのメモリセル構造の基礎 (2/2)

[福田昭,EE Times Japan]
前のページへ 1|2       

スタックセルとオフセットセル

 続いてメモリセルの断面構造を考えよう。議論を容易にするため、ここでは1T1C方式だけを考える。製造工程の順番は、まずMOSFETを形成し、その後に、強誘電体キャパシターを形成する。ここで、2通りの構造が考えられる。

 1つは、MOSFETのほぼ真上に強誘電体キャパシターを形成する構造である。もう1つはMOSFETの真上ではなく、位置を少しだけずらして斜め上に強誘電体キャパシターを形成する構造である。前者を「スタックセル(stacked cell)」、後者を「オフセットセル(offset cell)と呼ぶ。

 メモリセルが小さくなるのは、スタックセルである。ただしこの構造ではトランジスタの拡散層とキャパシターの下部電極をプラグ金属を介して直接的に接続するため、熱的に安定なコンタクトが得られるかどうかが課題である。製造は難しくなる。

 オフセットセルは、いったんトランジスタの相互接続を金属配線層に引き上げてから、キャパシターの電極に接続する。金属配線とキャパシター電極の接続になるので、安定な接続を得やすい。ただしメモリセルそのものは、大きくなる。

FeRAMのメモリセルの断面構造。左はスタックセル、右はオフセットセルの構造。出典:NaMLabおよびドレスデン工科大学(クリックで拡大)

(次回に続く)

⇒「福田昭のストレージ通信」連載バックナンバー一覧

前のページへ 1|2       

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.