連載
» 2017年09月12日 11時30分 公開

福田昭のストレージ通信(75) 強誘電体メモリの再発見(19):従来型材料を使った強誘電体トランジスタの研究開発(後編) (2/2)

[福田昭,EE Times Japan]
前のページへ 1|2       

64kビットの不揮発性メモリを強誘電体トランジスタで試作

 それから3年後の2011年9月に産総研は、強誘電体トランジスタで記憶容量が64kビットの不揮発性メモリを試作したと、報道機関向けにリリース発表した。これも、産総研の酒井滋樹氏を中心とする研究グループと、東京大学の竹内健准教授を中心とする研究グループの、共同研究成果である。

 試作した不揮発性メモリの特長は、NANDフラッシュメモリと同様のメモリセルアレイ構造を採用したことだ。8個の強誘電体トランジスタをNAND接続し、1本のメモリストリングを構成した。強誘電体トランジスタの構造は、2008年5月に発表したものと基本的には変わらない。トランジスタのゲート長とゲート幅はともに5μmである。

産総研と東京大学が共同開発した64kビットの強誘電体不揮発性メモリ。NAND構造の強誘電体トランジスタ(FeFET)をメモリセルに採用した。出典:産業技術総合研究所(参考リリース) (クリックで拡大)

 試作した64kビットのメモリセルアレイの不良率は29.6%である。2kビットずつのブロックレベルでは、不良率は19%だった。正常に動作するメモリセルを対象に2kビットのブロックでデータ保持特性をテストしたところ、2日間のデータ保持期間を確認できた。なおデータ書き込みに必要な電圧はワード線が6V、ビット線が1Vである。

 残念ながら、強誘電体トランジスタを使った不揮発性メモリは現在のところ、製品とはなっていない。今後の発展に期待したい。

(次回に続く)

⇒「福田昭のストレージ通信」連載バックナンバー一覧

前のページへ 1|2       

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.