連載
» 2017年10月27日 09時30分 公開

福田昭のストレージ通信(85) 反強誘電体が起爆するDRAM革命(6):「不揮発性DRAM」へのアプローチ(後編)

後編では、NaMLabやドレスデン工科大学などの共同研究グループが試作した、3次元構造の反強誘電体キャパシターアレイと、その特性を紹介する。

[福田昭,EE Times Japan]

DRAM製品と同様の3次元セルキャパシターを作製

 前編では、DRAM製品のセルキャパシターに採用されている絶縁材料が偶然にも、反強誘電体と同じ「二酸化ジルコニウム(ZrO2)」であるという事実を明らかにした。そしてDRAMキャパシターと同様の絶縁膜である3層構造(ZAZ(ZrO2/Al2O3/ZrO2)構造)を試作し、残留分極を持たせられること、すなわち、不揮発性メモリを具現化可能なことを示した。

 ただし、前編で示した試作結果は、平面状(プレーナタイプ)のキャパシターを作製した結果である。DRAM製品のセルキャパシターは、細長い円筒のような3次元構造を採用することで、シリコン面積当たりの静電容量(充電電荷量)を稼いでいる。

 そこでNaMLabやドレスデン工科大学などの共同研究グループは、46nm世代のDRAM製造プロセス(4Gビットのシリコンダイに相当)を利用して細長い円筒のような3次元構造の反強誘電体キャパシターアレイを試作し、特性を確認することにした。

試作した3次元キャパシターアレイの断面観察像(上:走査型電子顕微鏡)と上面観察像(下:透過型電子顕微鏡)。ZAZ構造の厚みは7.5nm、円筒状キャパシターのアスペクト比は30(水平方向を1とすると、垂直方向の長さが30)である。出典:NaMLabやドレスデン工科大学などの共同研究グループが2016年12月に国際学会IEDMで発表した資料から(クリックで拡大)

3次元キャパシターで残留分極の存在と1000万回の書き換えを確認

 その結果、シリコン面積当たりでプレーナタイプの30倍前後と大きな残留分極電荷を、3次元構造のキャパシターで得ることができた。試作した円筒状キャパシターのアスペクト比が30なので、プレーナタイプでの品質を維持できていることが分かる。

プレーナタイプのキャパシターにおける分極特性(赤線、右の縦軸)と3次元構造のキャパシターにおける分極特性(黒い点線、左の縦軸)。出典:NaMLabやドレスデン工科大学などの共同研究グループが2016年12月に国際学会IEDMで発表した資料から(クリックで拡大)

 さらに、試作した3次元キャパシターで、強誘電体メモリと同様の書き換えを繰り返してみた。1000万回の書き換えサイクルを経ても、十分な読み出しマージンがあることを確認した。

試作した3次元キャパシターの書き換えサイクル特性。出典:NaMLabやドレスデン工科大学などの共同研究グループが2016年12月に国際学会IEDMで発表した資料から(クリックで拡大)

 データ保持特性も展望は明るい。計算によると、110℃と比較的高い温度にもかかわらず、絶縁膜厚と動作電圧の最適化によって10年以上のデータ保持期間を達成できる見通しを得ている。

試作した3次元キャパシターのデータ保持特性(計算値)。左はZAZ構造の厚みと動作電圧の関係。8nm前後の厚みがあれば、100年以上のデータ保持期間を実現できる。右は10年間のデータ保持期間を達成可能な厚みと最大動作電圧の関係。膜厚が8.5nm、最大動作電圧が±1.5Vの条件で、10年のデータ保持期間を達成できる。出典:NaMLabやドレスデン工科大学などの共同研究グループが2016年12月に国際学会IEDMで発表した資料から(クリックで拡大)

(次回に続く)

⇒「福田昭のストレージ通信」連載バックナンバー一覧

Copyright© 2017 ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © 2005 - 2017 ITmedia Inc. All rights reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.