量子トンネルFETを酸化物半導体とSi系材料で実現：LSIの低消費電力化に向けて（2/2 ページ）

実際にSiおよび、Ge上にZnOを堆積させ、トンネルFETを作製

　さらに、高木氏らは、高濃度に不純物を添加したSiもしくはGe上に、レーザーアブレーションにより酸化物半導体であるZnO（酸化亜鉛）を堆積することで、トンネルFETを実際に作製した。

作製したトンネルFETの製造工程の概略図 （クリックで拡大） 出典：東京大学／科学技術振興機構

【作製したトンネルFETの製造工程】
（a）高濃度の不純物を添加したp型Siもしくはp型Ge基板上に絶縁膜を堆積し、トンネル接合を形成するためのウィンドウを形成。
（b）酸化物半導体（今回は酸化亜鉛）を全面に堆積し、所望の構造にエッチング。
（c）ゲート絶縁膜としてAl₂O₃を堆積。
（d）TiNゲート電極を形成。
（e）p型Siもしくはp型Ge上にNiソースコンタクトを、ZnO上にAlドレインコンタクトを形成し、最後に各電極上にAlの引き出し電極を形成。

ZnOチャンネル／Siソース トンネル接合界面近傍の素子構造（左下）と、試作された素子の断面透過電子顕微鏡像（上および、右下） （クリックで拡大） 出典：東京大学／科学技術振興機構

　その結果、「既存の半導体作製プロセスにZnO堆積のみを追加することで、所望の構造を実現可能であることを実証した。オン状態とオフ状態の電流比は8桁を上回り、これまでのトンネルFETと比べて約4倍となった」（東大など）とする。

作製したトンネルFETの動作特性 （クリックで拡大） 出典：東京大学／科学技術振興機構

　研究チームでは「今後は、より詳細な材料選択とプロセスの最適化により、さらなるオン電流の増大とS係数の低減を目指す」としている。

　なお、本研究は科学技術振興機構（JST）戦略的創造研究推進事業の1つとして実施されたもの。2017年12月3日に国際会議「IEDM 2017」で発行された「Technical Digest」に本研究成果が掲載された。