ISSCC技術講演の初日午後ハイライト（その1）、プロセッサとアナログの最先端技術：福田昭のデバイス通信（126） 2月開催予定のISSCC 2018をプレビュー（2）（1/2 ページ）

月曜日の午後から技術講演セッションが始まる

　前回から、2018年（来年）2月に米国サンフランシスコで開催予定の半導体回路技術に関する国際学会、「ISSCC 2018」の概要をシリーズでお届けしている。今回は、メインイベントである技術講演セッションの初日（2月12日）午後から、ハイライトをご紹介しよう。

　前回でご説明したように、初日の午前はプレナリ講演セッションである。その後、昼食休憩（ランチは提供されない）を挟んで、午後1時30分から一般の技術講演セッションが始まる。セッション番号だと、セッション2からセッション6までの5本の講演セッションが同時並行で進む。セッション名は、プロセッサ（セッション2）、アナログ技術（セッション3）、5G以降の移動体通信に向けたミリ波無線（セッション4）、イメージセンサー（セッション5）、超高速有線通信（セッション6）、である。

初日（2月12日）午後の技術講演セッション一覧（クリックで拡大）

Intel、IBM、AMDが最先端のプロセッサ技術を披露

　この時間帯の注目すべき講演はまず、セッション2の「プロセッサ」だろう。Intel、IBM、AMDが最先端のプロセッサ技術を披露する。

　Intelは28個と数多くのx86 CPUコアを内蔵するサーバ用プロセッサ「SkyLake-SP Xeon」の回路技術を発表する（講演番号2.1）。14nm世代のFinFET技術と11層の金属配線技術によって製造する。28個のCPUコアは、メッシュ構成で相互接続される。複数の電圧レギュレーターを内蔵しており、6個の電源プレーンを制御する。メモリインタフェースは6チャンネルのDDR4で、転送速度は2667MT/チャンネルと高速である。

　IBMは、次世代のサーバ向けプロセッサ「z14」の回路技術を公表する（講演番号2.2）。14nm技術で製造する。動作周波数は前世代のプロセッサに比べて200MHzほど向上した。また、2次キャッシュの容量を50％、3次キャッシュの容量を2倍に拡大した。CPUコア数は前世代に比べて25％増加している。分岐予測、キャッシュ管理、暗号化回路などを改良した。

　AMDは、最新マイクロプロセッサ「Zeppelin」の回路技術を報告する（講演番号2.4）。「Zeppelin」は汎用性が高く、サーバからハイエンドのデスクトップPC、メインストリームのデスクトップPCまでをカバーする。最大で4枚のシリコンダイを相互に接続できる。シリコンダイは14nm技術で製造する。トランジスタ数は48億個である。シリコンダイ面積は213mm²。x86アーキテクチャのCPUコアを8個搭載する。3次キャッシュの容量は16Mバイト。メモリ制御回路と入出力制御回路、サウスブリッジ回路を内蔵する。

2月12日（月曜日）午後の注目講演（その1）。セッション2（プロセッサ）から（クリックで拡大）