必要なのは“適応力”、Xilinxが7nmプラットフォーム「Versal」を発表：XDF 2018（1/2 ページ）

　Xilinxは2018年10月2日（米国時間）、米国カリフォルニア州サンノゼで開催中のユーザーカンファレンス「XDF（Xilinx Developer Forum） 2018」（2018年10月1〜2日）で、同社の新たな製品群「ACAP（エーキャップ）：Adaptive Compute Acceleration Platform」（開発コード名Everest（エベレスト））として「Versal」を発表した。

　ACAPは、Xilinxが「全く新しいカテゴリーの製品」と位置付けるプラットフォームで、2018年3月に概要が発表されている（関連記事：AI性能20倍、Xilinxが7nm世代製品「ACAP」発表）。それに続き、同年8月に米国カリフォルニア州で開催された「Hot Chips 30」において、一部の詳細が発表されていた。今回のXDF 2018では、Versalという具体的な製品名とシリーズの概要、今後のロードマップが初めて公開された。

　ACAPの基本的な構成要素は、Arm「Cortex-A72」ベースのアプリケーションプロセッサ、「Cortex-R5」ベースのリアルタイムプロセッサ、7nmプロセスを適用しているプログラマブルロジック、DSPエンジン／AIエンジン、各種インタフェースで、これらをNoC（Network on Chip）で接続している。DSPエンジン／AIエンジンは、動作周波数が1GHzのベクトルプロセッサコアとメモリを組み合わせたアレイを大量に接続したもので、2018年3月の発表時には「HW／SWプログラマブルエンジン」と称していた。プログラマブルロジックとDSP／AIエンジンを、用途に合わせて動的に再構成できることが最大の特長だ。

【訂正：2019年9月19日 18時　掲載当初、「AIエンジン」を「AI（人工知能）エンジン」と記載しておりましたが、ここでの「AI」は、人工知能ではなく、Xilinxがテーマとして掲げる“Building the Adaptable Intelligent World”の「Adaptable Intelligent」という意味合いを含んでいます。お詫びして訂正致します。】

「Versal」として登場した「ACAP」の構成要素（左）と、AIエンジンの中身 出典：Xilinx（クリックで拡大）

　インタフェースや周辺のブロックとしては、PCI Express Gen4×16本やCCIX（Cache Coherent Interconnect for Accelerators）の他、DDR4 3200、LPDDR4-4266、HBM（Hight Bandwidth Memory）などのメモリ、RF・A-Dコンバーター／D-Aコンバーター、MIPI D-PHYなどに対応するI/Oインタフェースなどがある。

“適応力のある”システムが必要

　Xilinxの社長兼CEO（最高経営責任者）であるVictor Peng氏は、XDF 2018の基調講演で、「当社は“FPGAカンパニー”から、“プラットフォームカンパニー”へと変ぼうを遂げている」と強調する。「開発者は、かつてないスピードで（デバイスや機器を）開発し、提供することを求められている。それには、新しい規格や要件にすぐに対応できる柔軟性が必要であり、それを実現するために欠かせないのが、“適応力のある”システムだ」（Peng氏）。Versalは、Peng氏のその言葉を体現した最初の製品といえるだろう。

XDF 2018の基調講演に登壇したCEOのVictor Peng氏