メディア
ニュース
» 2018年10月18日 13時05分 公開

Arm TechCon 2018:Arm、「Neoverse」で再びサーバ市場を狙う (1/2)

Armは2019年をメドに、パートナー企業との協業により、サーバやネットワーク、ストレージシステムなどに向けて最適化されたコアやIP(Intellectual Property)、SoC(System on Chip)などを発表していく予定だという。

[Rick Merritt,EE Times Japan]

 Armはこれまで、サーバ市場を大きくけん引することができなったが、インフラ向けに設計されたコアのロードマップを策定することにより、クラウド市場への参入を再開したと発表した。同社は、スマートフォンおよび組み込みコア分野で優位性を獲得しているが、クラウドや、AIアクセラレーター向けの新興市場における位置付けは確保できていないので、その取り組みを再度進めてたい考えであることが分かる。

 Armは2019年をメドに、パートナー企業との協業により、サーバやネットワーク、ストレージシステムなどに向けて最適化されたコアやIP(Intellectual Property)、SoC(System on Chip)などを発表していく予定だという。新しいプロセス技術に合わせて、1年に1回のペースで発表するようだ。同社は、2018年10月16日〜18日に米国サンノゼで開催中のArmの技術者向けイベント「Arm TechCon 2018」において発表した、「Neoverse」ブランドのコアについて、1年間当たり30%の性能向上を実現すると主張する。

Armは現在、米国で「Arm TechCon 2018」を開催しているさなかだ

 今回の発表は、スマートフォン市場の成長率が1桁台まで低迷し、Armがマイコン市場を実質的に飽和状態にしたという現状の中で行われた。その一方で業界は、エッジクラウドネットワークに関する話題で持ちきりだ。通信事業者とクラウドサービスプロバイダーが、今後数年の間に、インターネットの新たなレイヤーとして構築する予定だという。

7nm、5nmプロセス向けの製品も

 Armは2019年に、同社にとって初となるNeoverseの製品として、7nmプロセス向けに最適化した「Ares」を発表する予定だという。それに続き、2020年には7+nmプロセスをターゲットとしたコア「Zeus」を、2021年には5nmプロセス向けの「Poseidon」を、それぞれ発表する見込みだとしている。

 さまざまなバージョンの製品を提供することで、最大256個のコアと、最大8個のDDRメモリチャネル、8個のHBM(High Bandwidth Memory)スタック、128Mビットのキャッシュ、CCIXなどの高速インタフェースを、SoCに搭載できるようサポートする予定だ。Armは、基調講演で発表した製品以外については、詳細を明らかにしなかった。

 Armに2017年に入社し、イニシアチブ関連の責任者を務めるDrew Henry氏は、「Neoverseは、当社がこれまで「Cortex」ブランドのクライアントデバイス向けに開発してきた製品とは異なる。ターゲットに定めているのは、ハイパースケールデータセンターから、基地局、ネットワークエッジのゲートウェイに至るまで、さまざまな種類の高性能かつ安全性の高い製品だ」と述べる。

 Neoverseの計画は、TSMCのロードマップに足並みをそろえている。TSMCは近年、業界のプロセス技術リーダーとしての存在感を高めている。しかしArmは、「Neoverseは、Samsung ElectronicsとUMCのプロセス技術もサポートする予定だ」と述べる。

「Neoverse」のロードマップ
       1|2 次のページへ

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from UBM Electronics, a division of United Business Media LLC.