検索
連載

着実な進展を見せるMRAM技術福田昭のデバイス通信 IEDM 2015プレビュー(10)(1/2 ページ)

今回から、カンファレンス最終日のセッションを紹介する。セッション26は、「MRAM、DRAMとSRAM」をテーマに講演が進んでいく。MRAMについては計4件の論文発表があり、例えばQualcomm Technologiesらは、40nmルールのCMOSロジックに埋め込むことを想定したSTT-MRAM技術を報告する。

PC用表示 関連情報
Share
Tweet
LINE
Hatena

ラストレベルのキャッシュにMRAMを利用

 2015年12月に開催予定の国際学会「IEDM 2015」から、カンファレンス3日目(最終日)である12月9日(水)の午前に予定されている一般講演セッションを解説する。9日午前の時間帯には、セッション25からセッション31までの7本のセッションが同時並行に進む。

 今回はセッション25(回路とデバイスの相互作用)とセッション26(メモリ技術)の2つのセッションについて、概要を説明しよう。

12月9日午前の一般講演セッション一覧
12月9日午前の一般講演セッション一覧(クリックで拡大)

 セッション25(回路とデバイスの相互作用)のサブテーマは、「モアザンムーア(More Than Moore)」である。このセッションでは従来のシリコンMOSFETとは、少し違ったアプローチによる研究成果が披露される。

 東芝は、磁気トンネル接合(MTJ)素子をメモリセルに利用した低消費・低コストのオンチップキャッシュ技術を報告する(講演番号25.1)。MTJ素子を使った磁気メモリ(MRAM)は、従来のオンチップキャッシュ技術であるSRAMに比べると速度では劣るものの、不揮発性メモリなので消費電力が低い、記憶容量当たりのシリコン面積が小さい(製造コストが低い)といった特長がある。そこで東芝では、MTJ素子を使ったメモリをCPUのオンチップ2次キャッシュと3次キャッシュ(あるいはラストレベルキャッシュ)に応用すべく、研究開発を続けてきた。IEDM 2015では、2次キャッシュに2T(トランジスタ)2MTJセル、3次キャッシュに1T1MTJセルを採用したキャッシュ技術を発表する。既存のSRAMキャッシュ技術に比べ、CPUの消費電力を65%、シリコンダイ面積を37%に低減できたという。

 TSMCは、ミリ波受動素子群を1個のウエハー・レベル・パッケージに集積する技術を開発した(講演番号25.2)。インダクタ、リング共振器、電力合成器、結合器、バラン、伝送線路、アンテナなどをまとめた。低雑音で低消費電力のミリ波システムをモバイル端末やIoT端末などに向けて実現できる。

 IBM MicroelectronicsとIBM Researchの共同研究チームは、Oバンド(波長1.26μm〜1.36μm、周波数220THz〜238THz)を利用した光データ通信に向けたシリコン・フォトニクス技術を発表する(講演番号25.7)。CMOS技術とRF技術、光エレクトロニックデバイスで構成した。チャンネル当たり25Gビット/秒の光リンクを4チャンネル用意した。光ファイバーとは自己整合で接続する。

セッション25の講演一覧
セッション25の講演一覧
セッション25の講演一覧(クリックで拡大)
       | 次のページへ

Copyright © ITmedia, Inc. All Rights Reserved.

ページトップに戻る