微細化の限界に挑む、Siと新材料の融合で新たな展望も：プロセス技術（5/10 ページ）

さらなる微細化には不可欠、次世代高移動度チャネル

　ひずみSi（シリコン）に続く、高移動度チャネルとして、Ge（ゲルマニウム）チャネルやIII-V族化合物チャネルに注目が集まっている。長年、高移動度チャネルの研究に携わってきた、東京大学大学院工学系研究科電気系工学専攻の教授である高木信一氏に現在の開発状況を聞いた。

EE Times Japan（EETJ）　Geチャネルを始めとした高移動度チャネルの研究動向と、導入の目的を教えてほしい。

高木氏　Geチャネル系の研究の歴史は長い。2000年代前半から、業界全体として少しずつ研究開発が始まった。Si材料を使ったMOS FETの高性能化という観点から、新材料の研究を始めた研究者は多い。私自身、東芝の研究所で2003年まで、Si材料を使ったMOSデバイスの基盤研究をしていた。高移動度チャネルを採用すれば、電流駆動能力を高めることのみならず、動作時の消費電力を下げることにも貢献する。なぜなら、オン時のドレイン電流を高められるため、十分なオン電流を得つつ、電源電圧を下げられる。結果、消費電力も減らせる。

　米Intel 社がひずみSi技術を90nm世代から採用するなど、ひずみSi 技術については研究がだいぶ進んできた。ただ、ひずみSi技術でMOS FETの性能をさらに高めるのが難しくなってきている。そこで現在、ひずみSi技術よりもさらに性能を高める手法として、GeやIII-V族化合物、グラフェンを使った高移動度チャネル技術に注目が集まっているのである。

　2009 年のIEEE International Electron Devices Meeting（IEDM）では、さまざまな工夫をしながら、11nm世代以降まで微細化が進むだろうという指摘があった。ムーアの法則が経済的に価値のある範囲で、まだ数世代にわたって延長していくということだ。

　ムーアの法則をさらに延長していくには、ひずみSiだけでは不十分なので、GeやIII-V族化合物、グラフェンなどのSi以外の高移動度チャネルの導入が必要となる。GeやIII-V族化合物に比べて導入が容易なSiGe（シリコン・ゲルマニウム）を使ったチャネルであれば、22nm世代に導入される可能性がある。

　ただ、今の研究開発の進展から判断すると、GeチャネルやIII-V族化合物チャネルは、22nm世代での導入は難しい。16nm世代かその先になるだろう。Si基板にGeやIII-V族化合物を集積する技術は、さまざまな広がりを持った技術である。

　電流駆動能力を高めることで微細化を支援するという点だけでなく、Si以外のさまざまな材料をSi基板上に集積することで、MOS FETの付加価値を高めるという見方もできるだろう。具体的には、GeやIII-V族化合物にとどまらず、将来的にはSi基板に光配線（オプティクス）やバイオ関連の回路、新材料メモリー、MEMS技術を使った回路、太陽電池などあらゆるものを載せることで、さらなる機能向上が見込める。いわば、「Everything on a chip」という考え方である。載せられる材料の幅が広がれば、LSIの機能ブロックごとに適した材料を使える。

EETJ　高移動度チャネルを実用化する際の難しさはどこにあるのか。

高木氏　いろいろあるが、異種材料をSi基板に載せるときに顕著になるのは、結晶成長の難しさである。Siと格子定数が合わない材料を使いながら、チャネルの結晶性を高めるのが難しい。また、高品質のMOS界面を形成する技術や、低抵抗のソース/ドレイン領域の形成手法も開発する必要がある。また、22nm 世代や16nm 世代以降に導入するならば、finFETやナノ・ワイヤー、完全空乏層SOI基板といった構造と組み合わせることも考えなければならない。最終的には、現在の製造プロセスと融合させる必要があるなど、技術課題は多く、とても挑戦的な研究テーマである。

　我々の研究グループでは、Si基板にGeを薄膜として成膜するために、酸化濃縮法を活用している。SiGe 材料のうち、Siだけを酸化させて、Geは残すという手法だ。エピタキシャル成長と酸化という、Si材料を使った製造技術としては一般的な工程を使う。このため、現在の製造技術と非常に良く整合する。Si基板に直接、Geをエピタキシャル成長させる手法もあるが、結晶欠陥が入りやすいという欠点がある。

　III-V族化合物チャネルの形成は、Geの場合よりも難易度が高い。GeとSiはどちらとも、半導体のIV族である。混ぜたとしてもそれなりに半導体の性質を示す。ところが、III-V族化合物ではそうはいかない。選択エピタキシャル成長と呼ぶ手法があるものの、チャネルの結晶性を高め、形状をうまく制御する成長条件がはっきりしていない。

EETJ　研究開発の進捗の状況を教えて欲しい。

高木氏　Geチャネルに関しては、研究の歴史が長く、研究者も多いため、技術の蓄積がだいぶ進んできた。半導体物性として、p型MOS FETと、n型MOS FETに分けて考える必要がある。

　Geと相性の良いp型については開発がスタートした2000年以降、比較的早い段階で、素子の性能を高めることに成功している。現在は、実用化に向けてインテグレーション技術の開発段階に移行しつつある。

　一方、n型MOS FETについては、これまで性能がなかなか向上せず、本質的な問題があるのではないかという指摘もあった。しかし、最近になって、性能改善の研究発表が増えてきた。現段階では、素子単体としてまだまだ改善の余地があり、インテグレーション技術の開発段階には入っていない。

　GeチャネルでひずみSiを置き換えるなら、p型とn型のどちらのMOS FETでも、ひずみSiを採用した素子の性能を上回らなければ意味がない。ひずみSiは、これを採用した32nm 世代のプロセッサが世の中に出るほど、技術が成熟している。現状では、Geチャネルを使ってMOS FETを作ったとしても、ひずみSiを採用した32nm世代のMOSFETと同じ寸法にしたとき、ひずみSiに比べて性能面で見劣りしてしまう。

　Siは、ひずみを入れて徹底的に性能を向上させており、Geでもひずみを入れる必要があるかもしれない。ひずみを入れないGeでは、ひずみSiと同等か、それを下回る程度の性能にとどまる可能性がある。今後は、Geにひずみを入れる手法の開発も重要だが、今のところ見通しははっきりしていない。

　III-V族化合物チャネルについては、Geに比べるとまだ技術が進展していない。ただ、ここ2年で研究が盛り上がってきた。この研究分野は、参加する研究者の数はそれほど多くないものの、米Intel社が積極的に研究を進めている。これまで、同社は大学に投資することで間接的に研究に参加していた。ところが、2009年のIEDMからは、同社の研究組織が直接発表するようになった。

　同社は、Si基板にターゲットとなるIII-V族化合物チャネルを、複雑な層構造ながらもエピタキシャル成長で形成していた。このままの複雑な構造で、現在の製造技術に持ち込むのは難しいだろう。ただ、同社の担当者はIII-V族化合物チャネルの採用は、避けがたいと考えているようだ。同社はIII-V族化合物チャネルを採用した試作品でも、ゲート長を40nmと短くし、high-k/ 金属ゲートを採用するなど、ほとんど現在と同等の製造技術を採用していた。かなり真剣に研究を進めていることをうかがわせる。

Intel社の担当者が語る、「III-V族は2015年に実用化へ」

　米Intel社の技術戦略部門でディレクタを務めるPaolo Gargini氏は、III-V族化合物チャネルを2015年までに実用化できるとの見通しを示した。半導体関連の業界団体であるSEMI（Semiconductor Equipmentand Materials International） が、2010年2月7日〜 9日にアイルランドのダブリンで開催した「ISS（Industry Strategy Symposium） Europe 2010」で発表した。III-V族化合物チャネルは、半導体のさらなる微細化と、トランジスタの消費電力削減の手段とある。

　同氏は、「国際半導体技術ロードマップ（ITRS：International Technolog y Roadmap for Semiconductors）」のチェアマンを務める人物でもある。ISS Europe 2010の発表の中で同氏は、「III-V族化合物チャネルを使うことで、従来と同じ消費電力でトランジスタの性能を3倍に高めることが可能だ。消費電力を1/10に削減しながらも従来と同等の性能を発揮させることもできる。この技術は2015年までに実用化して、半導体製造技術の1つとして利用できるようになるだろう」と語った。しかし実現には、従来の半導体の製造技術とIII-V族化合物チャネルの集積技術を組み合わせる手法の確立が必要となる。

III-V族化合物の量子井戸を形成

　半導体の製造技術は32nm世代の実現に向けて、大きく進歩してきた。Gargini氏は、「チャネルの電子移動度を向上させることで、性能を高め、消費電力量を低減できる。III-V族化合物は、Si（シリコン）に比べて電子移動度が高い。電子移動度が最も高いIII-V族化合物はInSb（インジウム・アンチモン）だ」と説明した。GaAs（ ガリウム・ヒ素）の電子移動度がSiの8倍であるのに対し、InAs（ インジウム・ヒ素） は33 倍以上、InSbは50倍以上の電子移動度を有する。

　発表の中で、これらのIII-V族化合物の集積に向けたいくつかの手法を紹介した。その1つは、GaAs上にInSbの量子井戸構造のFETを形成する方法だ。この手法では、性能の向上と、消費電力の低減の両方が期待できるという。同氏はまた、高誘電率（high-k）ゲート・スタック技術を適用しながら、InGaAs（インジウム・ガリウム・ヒ素）の量子井戸構造FETを集積する手法についても、開発が進んでいると説明した。「Si基板上に非Si半導体を載せる技術の進歩によって、消費電力が低い、新しい半導体チップが生まれるだろう」（同氏）と述べ、発表の最後を締めくくった。

（Peter Clarke：EE Times、翻訳 滝本麻貴、編集 EE Times Japan）