アジレントは、物理層からプロトコル層までトータルにカバーする製品群を紹介：ET2011 開催直前情報

　2011年11月16〜18日の3日間、パシフィコ横浜で組み込み関連の最先端テクノロジーや基盤技術が多数集結する「Embedded Technology 2011／組込み総合技術展（以下、ET2011）」が開催される。

　このET2011開催に先立ち、アイティメディアが運営する組み込み／エレクトロニクス関連メディア「＠IT MONOist」「EE Times Japan」「EDN Japan」では、ET2011の特設ページをオープンし、来場予定者や来場検討されている方々に向け、注目企業の見どころ情報を開催直前までお届けしていく。また、同特設ページでは、会期中・会期後も速報やリポート記事を多数掲載する予定なので期待してほしい（継続してウオッチしていただきたい！）。

　今回紹介するのは、「組み込み機器開発を支援するトータル・ソリューション」というテーマを掲げるアジレント・テクノロジーの展示内容だ。

＞＞3メディア合同「Embedded Technology 2011特集」

「測定機器は効果的に組み合わせて使う」

　ソフトウェアやFPGAの開発現場では、シミュレーションを用いた高度な開発環境が浸透している。だが、実機では必ずしもシミュレーションどおりに動くとは限らない。アジレントは、「問題が発生した場合でも、シミュレータや開発環境は、物理層からプロトコル層までレイヤーによって異なるので、レイヤー同士をリンクさせて、ひとまとめに解析することはできない。各レイヤーに対応する測定器を組み合わせて実測することが、トラブルの解決には一番の近道になる」と強調する。

　アジレントは、物理層からプロトコル層までの各レイヤーに対応する測定器を、高速シリアルインタフェース、デジタルデバッグ、基板ケーブル設計開発の3つのカテゴリに分けて展示を行う。「各種測定器を効果的に組み合わせて開発を支援する“トータル・ソリューション”を提唱したい」（アジレント）。

　高速シリアルインタフェースのカテゴリでは、2011年10月に発表したばかりの、USB 3.0に対応するプロトコルアナライザ「U4611A」や、USB 3.0対応のジャマーを使ったデモを披露する（関連記事1）。また、USB、SAS/SATA、PCI Expressに対応したプロトコル解析/コンプライアンステストソリューションを紹介する。

　デジタルデバッグのコーナーでは、DDR（Doubel Data Rate）メモリやFPGA向けのデバッグツールとしてロジックアナライザ「U4154A」、電源周りのトラブルに対応するためのDC電源アナライザ、JEDEC（電子デバイス技術評議会）の規格に対応したコンプライアンステストツールなどを展示する。

　さらに、基板ケーブルの設計開発に関しては、ネットワークアナライザを使ったTDR測定や、ネットワークアナライザとオシロスコープを用いたDDRメモリの周辺回路に対するシミュレーションと測定の実例を紹介する。

　アジレントは、「最近は、デバッグに関連する問い合わせが急増しています。特に、DDRメモリの周辺回路やFPGAでは、トラブルの原因を突き止めることが難しくなっています。こういった問題に対応するため、ネットワークアナライザ/FPGAアナライザ/DDRアナライザをオシロスコープと組み合わせて、シミュレーションした波形と実際の波形をリアルタイムに解析する、“シミュレーションと実機による測定の融合”を提案します」と述べている。

　この他、2011年2月に発表したオシロスコープ「InfiniiVision 2000Xシリーズ」も展示する（関連記事2）。「最大100万回/秒の波形更新レートを備える2000Xの性能を実感していただきたい」（アジレント）。

画像1　USB 3.0に対応したプロトコルアナライザ「U4611A」と、ジャマー「U4612A」

画像2　ロジックアナライザ「U4154A」

「ET展は、現場に立つ多くのエンジニアと直接コミュニケーションがとれる貴重な機会となっています。今の開発現場で実際に何が起こっているのかを知ることで、“自分たちにできること”を確認し、当社のソリューションの認知度を高めていきたいです」（アジレント）。

＞＞↑↑↑特集ページはコチラから↑↑↑＜＜