ルネサス、コストかけずに高速I/O搭載LSIを実現する設計技術開発：プロセス技術（2/2 ページ）

多段の分布定数インピーダンスマッチング技術

　より反射波が多く発生する10Gビット/秒を上回る高速信号転送時でも、信号劣化を抑える技術としてルネサスは今回、多段の分布定数インピーダンスマッチング技術を開発した。

12.5Gビット/秒のOIF規格をクリア

多段の分布定数インピーダンスマッチング技術のイメージ （クリックで拡大） 出典：ルネサス エレクトロニクス

　今回開発した多段マッチング技術では、スルーホールに加えて、ビルドアップ型パッケージ基板に存在する「ビア」の寄生容量でも逆位相波を発生させる2段構成とした。1段は、従来と同じ1/4波長の反射波を発生させ、もう1段は3/4波長（往復位相が360°＋180°で逆位相になる）を発生させ、より多くの反射波を打ち消すというものだ。

　2段のマッチング回路を用いることで、12.5Gビット/秒のOIF規格^＊）を満たす信号品質を確保できることを確認。ルネサスでは、「今回開発した技術で、理論的に25Gビット/秒まで対応できる見込み」とし、今後の高速インタフェース搭載LSIに広く適用できる技術としている。

＊）各種インタフェースの標準規格を制定する団体「OIF」（Optical Internetworking Forum）の定めた規格で、許容信号反射量は−8dB以下と定められている

分布定数インピーダンスマッチングの課題も解決

分布定数インピーダンスマッチング技術が抱えた課題　（クリックで拡大） 出典：ルネサス エレクトロニクス

　さらに多段化に伴い、分布定数インピーダンスマッチング技術の欠点も解消された。従来の1段でのマッチング技術では、逆位相波を発生させるマッチング回路（スルーホール）を高密度に配置することが難しかった。これは、チップとスルーホールの配線長で位相を調整するため、スルーホールの配置位置が同じような場所に集中し、マッチング回路を形成できる数に限りがあった。特に、高周波であれば、チップとスルーホールの配置位置が近くなるため、多数の高速インタフェースを持つLSIに、この技術を適用するためには、マッチング回路を高密度に配置する技術が必要になっていた。なお、1段目にスルーホール、2段目にビアをマッチング回路を形成した場合と、その逆で回路を形成した場合での効果に、「ほぼ差異はない」という。

　開発した多段マッチング技術では、スルーホール以外にビアを使用するため、スルーホールの上層、下層にマッチング回路であるビアを形成できるため、「従来に比べ3倍の密度で、マッチング回路を形成できるようになった」とする。

3倍の配線密度を達成し、100チャンネルLSIも可能に

　加えて、1/4波長よりも、配線長が長くなる3/4波長を使用することにより、マッチング回路の配置場所をよりチップから遠い場所にまで広げることができるため、配線性がより高まり、高密度で広くマッチング回路を配置できるようになり、「100チャンネルの高速I/Oを持つLSIにも適用できるようになった」とする。

多段マッチング回路による高密度実装のイメージ （クリックで拡大）

　開発した技術をデバイスに搭載する場合にも、「チップに特別な回路を作らないだけでなく、パッケージ基板製造時に追加的な加工の必要性もない。既に、ビア、スルーホール、配線などを3次元形状の分布定数部品としてライブラリー化し、容易にパッケージ基板を設計できる開発環境も整備している」とし、現在、開発段階にあるASICなどのLSIに新技術の提供を進めている。