メディア
連載
» 2015年01月14日 09時30分 公開

徹底プレビュー「ISSCC2015の歩き方」(9):高性能デジタル編:PCとモバイルを牽引する最先端プロセッサ (2/2)

[福田昭,EE Times Japan]
前のページへ 1|2       

Samsungの「Exynos 7 Octa」とMediaTekの「MT6595」

 セッション23(サブテーマは「低消費電力SoC」)は、全体で3件の講演しかない。いわゆる「ハーフセッション」と呼ばれる、通常の半分の規模で実施されるセッションになっている。

 ハーフセッションといっても内容はとても充実しており、3件中2件は注目すべき講演といえる。いずれも、スマートフォン向けのアプリケーション・プロセッサの開発成果である。

 セッションの最初に、韓国のSamsung Electronicsが64ビットのアプリケーション・プロセッサを発表する(講演番号23.1)。発表の内容は、同社が「Exynos 7 Octa(旧名称はExynos 5433)」と呼ぶプロセッサの技術概要とみられる。ARMv8アーキテクチャの64ビットCPUコア「A57」を4個(bigコア)、同じく64ビットCPUコア「A53」を4個(LITTLEコア)、それぞれ内蔵する。高負荷時はbigコアを主に動かし、低負荷時はLITTLEコアを主に動かすことで高速動作と消費電力抑制のバランスをとる「big.LITTLEアーキテクチャ」を採用している。またGPUコア「ARM Mali-T760」を内蔵する。製造技術は20nm、9層金属配線である。

 また米国と台湾のMediaTekが、LTEに対応した32ビットのアプリケーション・プロセッサを報告する(講演番号23.3)。内容は、同社が「MT6595」と呼ぶスマートフォン用アプリケーション・プロセッサの技術概要とみられる。ARMv7アーキテクチャの32ビットCPUコア「A17」を4個(bigコア)、同じく32ビットCPUコア「A7」を4個(LITTLEコア)、それぞれ内蔵する。このプロセッサもSamsungが発表したものと同様に、「big.LITTLEアーキテクチャ」を採用している。製造技術は28nm CMOS、シリコンダイ面積は89mm2である。

photo セッション23(低消費電力SoC)の注目講演

シリコンダイ固有の「指紋」をセキュリティに応用

 セッション14(サブテーマは「デジタルPLLとSoCビルディングブロック」)で最も興味深い講演は、「物理的複製困難関数(PUF:Physically Unclonable Function)」技術に関する研究成果だろう。半導体の製造工程で生じる、シリコンダイに固有な信号(これをPUF(パフ)と呼ぶ)をデジタルデータとして記憶し、指紋のような個人認証データとして利用する。PUFを利用すると、暗号技術を使わずとも、偽造防止や個体認証などを実現できることから、研究開発が活発である。既にICカード用シリコンダイでは、PUF技術が商用化されている。

 ISSCC2015のこのセッションでは、米国のUniversity of Michigan(講演番号14.2)と、シンガポールのNational University of Singapore(講演番号14.3)がそれぞれ、PUF技術の研究成果を発表する。

 この他セッション14では、デジタルPLLに関する講演が数多く予定されている。東京工業大学(講演番号14.1)、韓国のKAISTとSamsung Electronicsの共同研究グループ(講演番号14.4)、台湾TSMCとオランダDelft University of Technologyの共同研究グループ(講演番号14.5)、米国University of Californiaと台湾TSMCの共同研究グループ(講演番号14.9)がそれぞれ、フラクショナルN PLL技術を報告する。

photo セッション14(デジタルPLLとSoCビルディングブロック)の注目講演
前のページへ 1|2       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.