ARMから見た7nm CMOS時代のCPU設計（1）：福田昭のデバイス通信（12）（1/2 ページ）

CPU設計企業がデバイス技術に積極的にコミット

　半導体のデバイス技術とプロセス技術に関する国際会議「IEDM（International Electron Devices Meeting）」では、カンファレンスの前日に「ショートコース（Short Course）」と呼ぶ1日間のセミナーを開催している。「IEDM 2014」（2014年12月15〜17日、米国サンフランシスコ）では、「7nm CMOS技術の課題（Challenges of 7nm CMOS Technologies）」と題したショートコースが開催され、1日間で5つの講義が実施された。

　5つの講義の中で最も興味深かったのは、英国ARM社の設計者による、回路設計に関する解説だった。「Circuit Application Requirements（回路に応用するための要望）」、またのタイトルを「CPU Design and IEDM（CPU設計とIEDM）」とわざと付けてくれたこの講演は、CPU設計とデバイス・プロセス技術がどのように関わっているかを、積極的に分かりやすく説明するものだった。

講演タイトルのスライド。講演者のGreg Yeric氏は、ARM社のシニアプリンシパル・デザイン・エンジニア。設計と製造の最適化、将来デバイスのモデリングなどを担当している（講演当時の資料から） 出典：ARM

またのタイトル「CPU設計とIEDM」とともに講演の概要を示したスライド。CPU設計の概要、なぜIEDMと関わるのか、設計者にとって最も有り難いIEDM論文の書き方、将来に向けてのアイデア、といった項目が並んでいる 出典：ARM

設計技術者とデバイス技術者の短くない距離

　CPUの設計者がデバイス技術者にする質問は、常に同じだという。それは、（1）設計ノードの進化によってCPUはどのくらい速くなるのか、（2）消費電力はどのくらいか、（3）シリコンダイはどのくらいの大きさになるのか、（4）コストはどのくらいか、といったものである。CPUを載せるシステムによって与えられる条件は違ってくるものの、質問の基本は変わらない。

　これらの質問に対するデバイス側の回答は下記のようなものだという。（1）ITRSロードマップのCV/Iを読め、（2）トランジスタの電力消費はCV2F（容量×電圧の2乗×動作周波数）だ、（3）ゲートピッチとメタルピッチの積で決まる、（4）前世代の設計ノードに比べて半分になる、である。しかし残念なことに、これらの回答はCPU設計者にとっては回答の意味を成していない。

設計に関する4つの質問（クリックで拡大） 出典：ARM

そして、答えになっていない回答（クリックで拡大） 出典：ARM