メディア
ニュース
» 2015年03月24日 16時30分 公開

ギガビットイーサネット対応を5ドル以下で実現、16コア搭載マイコンプロセッサ/マイコン(2/2 ページ)

[馬本隆綱,EE Times Japan]
前のページへ 1|2       

MCU、DSP、FPGAおよびインタフェース機能を1チップに集積

 xCORE/xCORE-200ファミリは、組込みシステム開発において、FPGAのような設計の柔軟さと高い性能、およびマイクロコントローラのような低コストでの実装を可能とする製品である。同社がロジカルコアと呼ぶ32ビットRISCプロセッサコアを最大32個搭載し、各コアが独立してそれぞれのタスク処理を行う。このため、「処理の途中で割り込みイベントが発生してもコアごとの処理性能は保証される。GPIOに対しても各コアは均等にアクセスすることができる」(Lippett氏)という。従来、リアルタイムOSが行ってきたスケジューラの機能はハードウェアで実装しており、リアルタイムOSが不要となる。

xCOREアーキテクチャの概要 (クリックで拡大) 出典:XMOS

 1つのダイ(タイル)には、基本的に8個のロジカルコアが搭載されている。16コア品であれば、2つのダイで構成する。xCORE-200ファミリの場合、4つのダイを組み合わせて32コア品を実現する。演算性能はダイ当たりの合計値となり、16コア品で2000MIPSの場合、1コア当たり125MIPSの処理能力となる。Lippett氏は、「12コア品で2000MIPSの性能を達成することも可能」という。

 プロセッサコア間など内部の回路ブロックを接続するために「xコネクトスイッチ」技術を用いている。一般的なマイクロコントローラのようにメモリを介してデータ伝送を行うのではなく、xコネクトスイッチを介してタイル内外のプロセッサコア同士間で直接通信することができるという。

 もう1つの特長が、GPIOやSPI、I2Cなどの各種I/O端子をソフトウェアで自在に設定することができることだ。「ハードウェアレスポンスポート」と呼ぶI/O端子は、ナノ秒単位でタイミングをコントロールすることが可能となっている。

 xCORE/xCORE-200ファミリは、これまでは一般的なマイクロコントローラとDSP、CPLD/FPGAおよび複数のインタフェースICなどで構成していた機能を、1個のICに集積することができることから、同等機能を実現する場合に「部品コストを70%削減できる」(Lippett氏)と同社では試算している。

前のページへ 1|2       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.