メディア
特集
» 2015年04月24日 07時00分 公開

半導体技術 進化の源:ムーアの法則、50年をたどる (2/2)

[村尾麻悠子,EE Times Japan]
前のページへ 1|2       

ムーアの法則支えたキーテクノロジー

 順調に微細化が進んでいたトランジスタも、2000年ごろ、120nm/130nmプロセス付近を境に、単にプロセスルールを微細化するだけでは性能の向上が図れなくなっていった。性能を向上させつつ、低消費電力化や低コスト化も実現するために、Intelは要所要所で新しい技術を導入してきた。90nmプロセスでは歪みシリコンを採用、45nmプロセスではゲート酸化膜を高誘電率/金属ゲート(HKMG:High-k/Metal Gate)に置き換え、22nmプロセスでは3次元構造を適用した。こうした技術が、ムーアの法則に沿った微細化を支えてきたのである。阿部氏は、「つまり今後の10nm、7nmなどでも、何かしらの新しい技術を導入するということだ」と話している。

photophoto トランジスタの微細化を進めるために、さまざまな新しい技術が開発された。CMOS、トレンチアイソレーション、銅配線なども、ムーアの法則を支えたテクノロジーである(クリックで拡大)

7nm、5nm……微細化は続くも課題は山積み

 何度も「限界説」が唱えられてきたムーアの法則だが、トランジスタの微細化はまだ続いている。Intelは現在、10nmプロセスを開発中で、7nm、5nmの研究にも取り組んでいる。だが、阿部氏は「課題は山積みだ」と話す。「まずは露光装置だ。EUV(極端紫外線)露光装置の登場を、Intelに限らず業界全体が待ち望んでいる。EUV露光技術(の開発)は、日本の存在感も高い分野だ。ただ、Intelでは、7nmプロセスについてはEUVを使わなくても実現できる方法を考えている」(阿部氏)。

 また、CMOSトランジスタとは異なる動作原理を用いる「Beyond CMOS」や、3次元トランジスタ、新たなパッケージング技術も、10nm以降を実現する鍵になるという。同氏は、「Intelだけでは、フロントエンドでもバックエンドでも何もできない状態になっていて、パートナーとの協業が欠かせなくなっている。協業するケースが、昔とは桁違いに増えた」と述べている。阿部氏は、「10nmプロセスについては、従来のIntelのルールに従って実現できるのではないかと感じている」と話した。

photo ムーアの法則50周年を紹介するIntelの動画に登場したMoore氏(Intelの動画より抜粋)(クリックで拡大)

 なお、インテルは2015年夏、ムーアの法則50周年に合わせ、プロセッサの技術などを紹介する展示を科学技術館(東京都千代田区北の丸公園)で行う。若い世代に向けて、コンピュータへ科学への興味喚起を狙う。

前のページへ 1|2       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.