65nmフラッシュ−ロジック混載プロセス、IoT機器向けマイコンなどに適用：プロセス技術 フラッシュ/ロジック混載

　東芝は2015年7月、65nmロジックプロセスをベースにフラッシュメモリとロジック回路を混載できるプロセス「65nm−フラッシュ」を開発した。このプロセス技術を用いて、IoT（モノのインターネット）機器向け低消費電力マイコンなどを開発していく。同時に、130nmのロジックプロセスとアナログパワープロセスをベースとした混載プロセス「130nm−NVM」も開発した。

　65nm−フラッシュは、東芝の低消費電力65nmロジックプロセス技術をベースとして、Silicon Storage Technology（SST）が保有する第3世代SuperFlashセル技術を組み合わせている。この65nm−フラッシュ技術を適用した製品としては、2016年6月までにIoT市場向けのマイコンを開発する予定だ。さらに、2016年度中には、近距離無線技術BLE(Bluetooth Low Energy)を搭載したマイコン製品のサンプル出荷を行う。また、近接無線技術NFC(Near Field Communication)コントローラや無線カードなど、低消費電力特性を生かした無線通信IC製品群も、65nm−フラッシュ技術を用いて順次開発していく。

　65nm−フラッシュ技術を用いると、従来プロセスの民生/産業用マイコン製品に比べて、動作時の消費電力を約60％節減できるという。また、フラッシュメモリ周辺回路やアナログ回路も含めて、電力消費を低減するための回路技術を引き続き開発していく。これにより、IoT機器向けマイコンでは、50μA/MHzの動作電流をターゲットにした製品開発を行う計画だ。

130nm−NVM―電源ICなどに適用

　130nm−NVMは、コスト低減要求が強い電源ICなどの製造に向けて開発した。130nmのロジックプロセスとアナログパワープロセスをベースとしており、YMC（Yield Microelectronics Corporation）のシングルポリMTP（Multi-time programmable）メモリセルを採用した。セルへの書き込み時間など、仕様に応じてプロセスの最適化を行い、マスク工程の増加分を3工程以内に抑えることができた。

　YMCのMTPセルは、ロジック回路素子と同様の構造となっているため、混載プロセスを比較的容易に実現することができるという。プロセスの違いから、これまで複数チップでなければ実現できなかった回路や機能も、新開発プロセスを用いると1チップに集積することが可能となり、I/O端子の削減や出力特性の精度向上、機能ブロックの小型化などを実現することができる。なお、130nm−NVMを適用した電源ICは、2015年第4四半期（10〜12月）よりサンプル出荷を始める予定である。