メディア
連載
» 2016年02月24日 09時30分 公開

福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待(3):CPUとメモリのアーキテクチャ (2/2)

[福田昭,EE Times Japan]
前のページへ 1|2       

メモリ・アーキテクチャはピラミッド形の階層構造

 CPUを搭載したシステムのメモリ・アーキテクチャは、正三角形あるいはピラミッド形をした図形の内部に水平な層を垂直方向に重ねた「階層構造」で説明することが多い。ピラミッドの高さはメモリの速度を、ピラミッドの幅はメモリの容量を定性的に表現している。ピラミッドの頂点に近いメモリは、高速だが小容量であり、ピラミッドの底辺に近いメモリは、低速だが大容量である。

 過去のメモリ・アーキテクチャ、すなわちNANDフラッシュメモリが発明されて普及する以前のピラミッド構造を始めに説明しよう。ピラミッドの頂点であるCPUに最も近いメモリは、「レジスタ」である。レジスタはCPUに近いというよりは、CPUの内部に存在するというのが正しい。レジスタの中身(実現技術)はフリップフロップである。

過去のメモリ・アーキテクチャ (クリックで拡大) 出典:ARM

 レジスタのすぐ下層には、「キャッシュ」メモリが存在する。キャッシュは複数のメモリ階層で構成されていることが多い。最上層が「1次キャッシュ(L1:Level1 Cache)」、その次が「2次キャッシュ(L2:Level2 Cache)」となる。1次キャッシュと2次キャッシュを比べると、1次キャッシュが高速、2次キャッシュが大容量という違いがある。キャッシュの中身(実現技術)はSRAMである。

 CPUのシリコンダイは、メモリ階層での頂点からキャッシュまでを内蔵していることが多い。言い換えると、キャッシュよりも下層のメモリは別のシリコンダイになる。

 キャッシュの下層には、「主記憶」あるいは「システム・メモリ」と呼ぶ大容量メモリが位置する。「物理メモリ(Physical Memory)」と呼ぶこともある。主記憶の実現技術はふつう、DRAMである。

 主記憶からさらに下のメモリ階層には「仮想メモリ(Virtual Memory)」が来る。仮想メモリの中身(実現技術)はハードディスク装置(HDD)である。HDDはDRAMに比べるとはるかに低速であるものの、記憶容量はDRAMに比べるとはるかに大きい。

(次回に続く)

⇒⇒「福田昭のデバイス通信」連載バックナンバー一覧

前のページへ 1|2       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.