メディア
連載
» 2016年03月24日 11時30分 公開

この10年で起こったこと、次の10年で起こること(3):デジタル化の中で浮沈を決めた“半導体設計の本質” (2/3)

[清水洋治(テカナリエ),EE Times Japan]

半導体にもデジタル化の波

 先に述べた3つのデジタル化の利点の3番目、「いつでもどこでも」が「誰でも」に広がった。デジタル回路は機能記述と呼ばれる言語でできている。この機能記述がデジタル化によって商品として扱われるようになった。IPと呼ばれる完成した機能(=ARMのCPUやImagination TechnologiesのGPUなど)を買ってくる。これを半導体工場で作れるように組み込んでいくだけでよい。しかし、これだけでは誰が作っても同じデジタルチップになってしまう。

図1:ISSCC 2009 でMediaTekが発表したSoC (クリックで拡大) 出典:テカナリエ

 図1は半導体業界で最も権威のある学会「国際固体素子回路会議」(ISSCC)の2009年開催(ISSCC 2009)で発表された台湾MediaTekの論文資料の一部である。デジタルチップの雄としてDVDやBlu-rayで市場を席巻し、中国の山寨(さんさい)機などでも巨大な市場を形成したMediaTekは、単にデジタル化を行って市場を奪ったわけではない。重複する機能や能力を共通化するなどデジタルの中身を最適化して、面積を絞り込んでいることを報告している。

 たくさんの機能を搭載するSoC(System on Chip)の場合、買ってきたり、自前で設計したりした既存/新規のIP(機能)をそのまま使い、バスでつなぐのが通例である。しかしMediaTekは異なる機能の内部まで精査し、重複する機能を共通化させることで、大幅な面積(≒コスト)削減を果たしている。この発表はMediaTekの強さの神髄をのぞかせるものであった。

図2:MediaTekがISSCC 2009で発表したチップの内部構成 (クリックで拡大) 出典:テカナリエ

 図2は同じくISSCC2009で発表され、2010年から数年間、世界中の多くの製品に活用されたMediaTekのBlu-rayチップである。ISSCCの発表に使われたチップ図と実際に発売されたチップは同じものであった。内部のほとんどがデジタル化されており、一部インタフェース(アナログ端子対応)のみがアナログ回路として搭載されている。アナログ比率はチップの実に8%という小ささである。アナログ回路を最小化するということは、製造ばらつきなどプロセス起因の問題を最小化するということにもつながっている。

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.