高周波圧電共振器の課題を解決する回路：IoT用無線モジュールから水晶が消える!?（2/2 ページ）

サイズも小さく

試作チップの写真 （クリックで拡大） 出典：東京工業大学／情報通信研究機構

　開発したアルゴリズムは、出力信号の位相雑音を抑え、後段PLLのループフィルターの物理的サイズを小さくできるという利点がある。初段PLLのアナログ出力信号f_1st（後段PLLの位相参照信号）の位相雑音は、それが圧電共振器を用いた発振器で決まるように設計することで極めて小さくできる。さらに、この参照信号の周波数は高いため、後段PLLのループ帯域を広く設計できる。その結果、後段PLL出力信号の位相雑音の大部分が初段PLLの位相雑音で決まるように設計できるため、最終的な出力信号の位相雑音を小さくできる。参照信号の周波数が高いため、後段PLLのループフィルターの物理的サイズも小さくできるわけだ。

　さらに、初段PLLは32kHzの参照信号で低速動作するため、小さい電力で高ビットのデルタシグマ（ΔΣ）変調器が利用できる。開発したPLL回路では、20ビットのΔΣ変調器を使用し、理論上1ppb以下の周波数分解能を実現できる。

出力信号スペクトラム （クリックで拡大） 出典：東京工業大学／情報通信研究機構

65nm CMOSプロセスで試作

　開発したPLLをシリコンウエハーを用いた65nm CMOSプロセスで試作したところ、約9GHzの信号を出力し、180フェムト秒のRMSジッタを12.7mWの消費電力で実現。この性能は、PLLの性能指数（FoM）で−244dBに相当し、小数点分周（フラクショナルN）PLLとして「世界トップクラスの性能」（東工大／NICT）とする。

位相雑音の測定結果 （クリックで拡大） 出典：東京工業大学／情報通信研究機構

　こうした開発成果を踏まえ、東工大とNICTは「（現状の無線通信システム回路で）外付け部品である水晶発振器を、集積回路に内蔵可能な高周波圧電共振器に置き換えることが可能となり、IoT時代に向けた無線通信システムの小型化・低コスト化・高速化に大きく貢献する」としている。