メディア

日本論文の採択件数は14件、企業投稿数が減少ISSCC 2017プレビュー(3/3 ページ)

» 2016年11月15日 15時30分 公開
[馬本隆綱EE Times Japan]
前のページへ 1|2|3       

日本からの論文の内容

 日本からは14件の論文が採択された。この中で、注目論文のいくつかを紹介する。データコンバーター分野では、東芝が、28nmCMOS技術で12ビット、160Mサンプル/秒を実現したパイプライン−SAR型A-Dコンバーター技術を発表する(講演番号は28.7)。アンプの増幅率をデジタル技術によって補償する新規のデジタルアンプ技術を採用した。動作電源電圧0.7Vで消費電力は1.9mW、SNDR(Signal to Noise and Distortion Ratio)は61.1dBを達成している。

 RF分野の送受信回路ブロックセッションでは、広島大学が105Gビット/秒のデータレートを32QAMで達成した300GHz CMOSトランスミッター技術について発表する(講演番号は17.9)。CMOSでデータレートが30Gビット/秒を上回る技術は初めてという。128QAM信号による24.64Gビット/秒×6チャネルの送信デモも行う予定だ。

 IMMD分野において、イメージセンサーの領域は日本が得意とする分野である。今回も採択数9件のうち6件を日本勢が占める。ソニーはDRAM搭載の3層積層型20M画素CMOSイメージセンサーを発表する(講演番号は4.6)。フレームバッファ用に1GビットDRAMを積層することで、毎秒120フレームの読み出し速度を可能とした。パナソニックは赤外線(IR)感度を電気的に制御可能なRGB-IR有機光電変換膜イメージセンサーを発表する(講演番号は4.7)。

 これ以外にも、静岡大学がリアルタイム蛍光寿命画像顕微鏡法向けCMOSイメージセンサー(講演番号は4.3)について、キヤノンは、ダイナミックレンジが110dBを超えるグローバルシャッター型CMOSイメージセンサー(講演番号は4.5)について、それぞれ発表する。さらに、IMMD分野のバイオメディカル回路セッションでは、日立が3次元超音波イメージングに向けた、3072チャネルのシングルチップ2次元アレイICを発表する(講演番号は27.6)。

 デジタルアーキテクチャ&システム分野では、デジタルプロセッサセッションで、ルネサス エレクトロニクスが、次世代EV/HEV向けの40nmフラッシュマイコンを発表する(講演番号は3.5)。FOC(Field Oriented Control)処理時間が0.8マイクロ秒と高速なインテリジェントモータータイマーシステムと、機能安全機構を備える。

 メモリ技術はアジア勢が強い分野の1つである。17論文中でアジア地域から13件が採択された。日本関連では、東芝・Western Digitalが、512Gビット フラッシュメモリを発表する(講演番号は11.1)。開発したフラッシュメモリは、3ビット/セルの多値技術を採用し、メモリセルアレイは64層で、BiCS(Bit Cost Scalable)技術を用いた。ロウデコーダーの面積を削減し、3.88Gビット/mm2を実現している。

 また、東芝・SK-HynixはLPDDR2準拠のインタフェースを実装した4GビットMRAMを発表する(講演番号は23.5)階層ビット線構成により、1Mビット当たり0.0026mm2の高い密度を実現した。

 新分野の開拓に向けた先端回路/システム技術にフォーカスしたテクノロジー・ディレクション分野では、神戸大学の論文が採択された(講演番号は15.8)。金属ナノドットによる新しい永久記録媒体として提案する。1000年の保存が可能なことを実証した。

前のページへ 1|2|3       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.