メディア
連載
» 2017年01月30日 11時30分 公開

福田昭のデバイス通信(101) 高性能コンピューティングの相互接続技術(6):NVIDIAがエネルギー効率の高い相互接続チップを試作 (2/2)

[福田昭,EE Times Japan]
前のページへ 1|2       

従来技術に比べて消費エネルギーを36%に低減

 試作したテストチップでは、電源電圧0.6Vのバイアスによって信号を1.7Gビット/秒の速度で伝送した。このときにツイスト回路の間隔の違いと、バスの全長の違いによって伝送ビットおよび単位長当たりの消費エネルギー(fJ/bit/mm)を比較した。

 ツイスト回路の数は少ない(ツイスト回路の間隔が長い)方が、消費エネルギーは少なくなった。ただし、ツイスト回路がまったくない場合は中間電位が安定せず、バスとして機能しない。ツイスト回路の挿入は必須であることが分かった。

 伝送路の全長が8mm、ツイスト回路を1個だけ挿入したバスが、消費エネルギーが6.5fJ/bit/mmと最も少なかった。この場合、伝送ビットおよび単位長当たりの消費エネルギーは、従来技術と比べて36%と大幅に少なくできた。

試作したテストチップで伝送路の消費エネルギーを測定した結果。出典:NVIDIA(クリックで拡大)

⇒「福田昭のデバイス通信」連載バックナンバー一覧

前のページへ 1|2       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.