メディア
連載
» 2017年04月17日 11時30分 公開

福田昭のデバイス通信(104) TSMCが解説する最先端パッケージング技術(3):2.5D(2.5次元)の新世代パッケージング技術 (2/2)

[福田昭,EE Times Japan]
前のページへ 1|2       

樹脂基板とバンプ、シリコンインターポーザを省く

 そこでTSMCが開発したのが、「InFO(Integrated Fan-Out wafer level packaging)」と呼ぶ2.5次元のパッケージング技術である。

 InFO技術の最大の特徴は、樹脂基板とバンプを省いたことだ。CoWoS技術から見ると、シリコンインターポーザも省いている。しかも、シリコンインターポーザに近い密度の再配線構造を形成することで、複数のシリコンダイを横に並べて集積可能にした。樹脂基板とバンプを省くことで材料コストと接続コストが下がり、高密度な再配線構造を形成することで小型化と薄型化を実現した。

 InFO技術をフリップチップCSPと比べると、配線ピッチは約10分の1になり、配線密度は約100倍になっている。またシリコンダイとシリコンダイだけでなく、モールド樹脂封止済みパッケージやMEMSデバイスなどと組み合わせることも可能である。モバイル端末はもちろんのこと、IoT(モノのインターネット)端末や高性能コンピューティングなどにも応用可能な、最新世代のパッケージング技術だと言えよう。

 ちなみにInFO技術はAppleのスマートフォン「iPhone 7」向けプロセッサ「A10」に採用されたほか、同社の次期プロセッサ「A11(仮称)」にも採用される見込みだ(関連記事:「TSMC、Apple「A10/A11」をほぼ独占的に製造か」)。

TSMCが開発した2.5次元のパッケージング技術「InFO(Integrated Fan-Out wafer level packaging)」の概要と断面構造(クリックで拡大) 出典:TSMC

(次回に続く)

⇒「福田昭のデバイス通信」連載バックナンバー一覧

前のページへ 1|2       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.