三重富士通セミコンダクター(以下、MIFS)と広島大学は2017年6月5日、MIFSの超低消費電力CMOS技術「Deeply Depleted Channel(DDC)」を使用し、80GHzから106GHzの広帯域で動作するCMOS増幅器を開発したと発表した。
DDC技術は、MIFSがスイスのCentre Suisse d'Electronique et de Microtechnique(CEMS)と共同で開発を進めているCMOS技術。トランジスタのしきい値(Vt)ばらつきを抑えて実効パフォーマンスを高められ、デバイスの電源電圧(VDD)を低減できる特長がある。MIFSでは現在、55nmCMOSプロセスで電源電圧0.5V以下を実現するDDC技術「C55DDC」の開発を実施している。なお、一般的な55nmCMOSプロセスの電源電圧は1.2V程度とされる。
今回、広島大が開発した素子特性を引き出す回路設計技術とC55DDCを組み合わせ、「CMOSとしては世界初」(MIFS/広島大)という、電源電圧0.5Vで動作する80G〜106GHz(=W帯)のミリ波帯用増幅器を実現した。MIFSと広島大では「最先端の微細プロセスに比べ耐圧の高い55nmプロセス技術を使いながら、低電圧動作させることで、消費電力の低減と信頼性の向上を達成することが可能になった」としている。
ミリ波帯増幅器は、車載レーダーシステムや第5世代移動通信(5G)基地局などで必要とされる回路。ミリ波ビームを電子的にスキャンするフェーズドアレイシステムの一部として使用されるが、同システムでは1つの送受信システムの中に数十個から数百個の送受信回路が必要になるため、増幅回路を含む送受信回路の消費電力を低減する必要性が高まっている。
広島大物質科学研究科教授の藤島実氏は「これまでW帯のCMOS増幅回路は、1.0V程度のVDDが必要だったが、今回、VDDが0.5Vでも十分な利得が得られる回路を開発できた。(MIFSの)DDC技術と組み合わせることでVDD=0.5Vでの動作を実現した」とし、従来比2分の1のVDDを達成したことで、大幅な増幅回路部分の消費電力低減が望めるとした。
なお、今回の開発成果はRF回路技術に関する国際会議「IEEE Radio Frequency Integrated Circuits Symposium 2017(RFIC 2017)」(米国ハワイ州/2017年6月4〜6日[現地時間])で発表される。
Copyright © ITmedia, Inc. All Rights Reserved.
EE Times Japan/EDN Japan編集部が作成する日刊メルマガ「電子機器設計/組み込み開発メールマガジン」がご購読いただける他、人気記事を再編集したブックレットサービスなどがご利用いただけます。