パッケージングとEDAの技術革新が必要 AMDのCTO：今後の半導体業界を見据え（1/2 ページ）

7nmの実用化に向け加速するAMD

　AMDのCTO（最高技術責任者）を務めるMark Papermaster氏は、「当社は、他の半導体メーカーよりも早い段階で7nmプロセス技術を実現できる方向へと進んでいる。今後さらに、ウエハーレベルのファンアウトパッケージング技術「FOWLP（Fan Out Wafer Level Packaging）」の開発を加速させるとともに、EDAソフトウェアの並列処理を拡大していく必要がある」と主張する。

　Papermaster氏は、EE Timesのインタビューの中で、「7nmプロセス実現に向けた開発活動を強化していくためには、ファウンドリーや開発チーム全体の取り組みの規模を文字通り2倍に拡大する必要がある。ただしこれは、過去のさまざまな世代の技術を、銅配線プロセスの導入までさかのぼって見た中でも、最も困難な課題だといえる」と述べている。

Papermaster氏はAMDで勤務し始めて6年になるが、それ以前はIBMに26年以上勤務していた 出典：AMD

　同氏は、「7nmプロセス技術では、新しいCADツールが必要になる他、デバイスの設計方法やトランジスタの接続方法などを変更しなければならない。こうした課題に対応するためには、実装方法やツールの変更、ITサポートなどが不可欠だ」と強調する。

　「AMDのx86プロセッサ『Zen 2』と『Zen 3』は、いずれも7nmプロセスを適用して製造する予定だ。7nmプロセスは、28nmプロセスと同様に、長く使われるであろうノードであるため、開発チームは、標準ブロックを次世代プロセス技術向けに再設計するのではなく、マイクロアーキテクチャやシステムソリューションの開発に注力することになるだろう」（同氏）

　AMDが現在出荷しているCPUおよびGPUは、同社が14nmと16nmプロセス技術において初めて、ダブルパターニングとFinFETを適用した製品だ。

　Papermaster氏は、「当社はこうした技術を実現するにあたり、ファウンドリーやEDA業界との協業関係をより強固なものにする必要があった。7nmプロセスでは、特定のクリティカルレベルにおいてクアッドパターニングを使用する際に、設計チームとの間でほぼ完璧に近い意思疎通が求められるため、さらに協業関係を深めていく必要がある」と述べる。

EUVの導入

　同氏は、「ファウンドリー各社は2019年に、EUV（極端紫外線）リソグラフィの使用を開始する予定であるため、クアッドパターニングは不要になるとみられる。EUVを使用することで、マスク数を大幅に減らせるため、新しい設計開発におけるコストの削減やサイクル時間の短縮を実現できるようになるだろう」と述べている。

　同氏は、「EUVの導入時期は、ファウンドリーによってそれぞれ異なるとみられる。しかし当社は、可能な限り早急に導入するよう呼び掛けている」と述べる。

　「これまでAMDは、x86 CPUに関しては、かつて当社の製造部門だったGLOBALFOUNDRIESで製造し、グラフィックスプロセッサについてはTSMCで製造してきた。両社はいずれも7nmプロセス開発に積極的だったため、業界にとっても好都合だったといえる。今では、Intelとの差が縮まるようになり、業界は非常に重要な転機を迎えている。こうした状況は、以前から予測されてはいたが、今や実際に目にすることができるようになった」（同氏）