EE Times Japan > メモリ／ストレージ >

Cadence、7nmプロセスでDDR5インタフェースを試作：4400MT/秒の転送速度を達成

Cadence Design Systems（以下、ケイデンス）は2018年5月1日（現地時間）、規格策定中であるDDR5 DRAMの初期バージョンに対応するインタフェースIP（Intellectual Property）を、テストチップとして初めて試作したと発表した。

» 2018年05月08日 09時30分公開

[松本貴志，EE Times Japan]

試作したテストチップ出典：Cadence Design Systems

最も高速な商用DDR4 DRAMから37.5％のデータ転送高速化を達成

　同チップはTSMCの7nmプロセスを用いて生産。現時点で最も高速な商用DDR4 DRAMのデータ転送速度3200Mトランスファー/秒（MT/s）から、同チップは37.5％の高速化を実現し4400MT/sのデータ転送に対応する。

　高速メモリサブシステムを開発するSoC（System on Chip）ベンダーは、同社が提供するDDR5 PHYとコントローラーIPを利用することでDDR5メモリインタフェースを統合したSoCの設計を開始できるという。

　DDR5は、DDR4と比較してより高い帯域幅を実現しつつ転送ビットあたりの電力効率を高めたことが特長。同社は今回の試作成功によって「ケイデンスの次世代DDR IPは今すぐ実装可能」と発表している。

Cadenceとimecが3nmチップを開発中、18年中にも完成
imecとCadence Design Systemsが、3nmプロセスを適用したチップの開発を進めている。早ければ2018年後半にも開発が完了する見込みだとしている。
Hot Chips 2017、チップ積層技術に注目集まる
米国カリフォルニア州クパチーノで2017年8月20～22日に開催された「Hot Chips 2017（Host Chips 29）」では、パッケージング技術やインターコネクト技術などを含め、特に2.5D（2.5次元）のチップ積層技術に注目が集まった。
メモリ価格の高騰はしばらく続く
DRAMとNAND型フラッシュメモリは価格は上昇していて、この傾向は今後もしばらく続くという。
東芝、TSVを採用した1Tバイトの3D NANDを試作
東芝メモリが、複数の半導体チップを1つのパッケージ内で積層する「TSV（Through Silicon Via）」を活用し、総容量1Tバイトの3次元フラッシュメモリのプロトタイプを開発した。
2.5Dパッケージング技術を適用したFPGA
現在、米国で行われている国際学会「ISSCC 2017」で、Intelが、2.5Dパッケージング技術を使ったFPGAについて論文を発表した。
DDR4の本格普及は始まったのか？
Intelのカンファレンス「IDF 2014」ではDDR4 DRAMに注目が集まっているようだ。DDR4の量産が本格的に始動し、まずはエンタープライズ分野から普及が進む見通しだという。